Robobo
component_pio.h
1 /* ----------------------------------------------------------------------------
2  * SAM Software Package License
3  * ----------------------------------------------------------------------------
4  * Copyright (c) 2012, Atmel Corporation
5  *
6  * All rights reserved.
7  *
8  * Redistribution and use in source and binary forms, with or without
9  * modification, are permitted provided that the following condition is met:
10  *
11  * - Redistributions of source code must retain the above copyright notice,
12  * this list of conditions and the disclaimer below.
13  *
14  * Atmel's name may not be used to endorse or promote products derived from
15  * this software without specific prior written permission.
16  *
17  * DISCLAIMER: THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR
18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE
20  * DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,
21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
22  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,
23  * OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
24  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
25  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
26  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
27  * ----------------------------------------------------------------------------
28  */
29 
30 #ifndef _SAM3S8_PIO_COMPONENT_
31 #define _SAM3S8_PIO_COMPONENT_
32 
33 /* ============================================================================= */
35 /* ============================================================================= */
38 
39 #if !(defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))
40 
41 typedef struct {
42  WoReg PIO_PER;
43  WoReg PIO_PDR;
44  RoReg PIO_PSR;
45  RoReg Reserved1[1];
46  WoReg PIO_OER;
47  WoReg PIO_ODR;
48  RoReg PIO_OSR;
49  RoReg Reserved2[1];
50  WoReg PIO_IFER;
51  WoReg PIO_IFDR;
52  RoReg PIO_IFSR;
53  RoReg Reserved3[1];
54  WoReg PIO_SODR;
55  WoReg PIO_CODR;
56  RwReg PIO_ODSR;
57  RoReg PIO_PDSR;
58  WoReg PIO_IER;
59  WoReg PIO_IDR;
60  RoReg PIO_IMR;
61  RoReg PIO_ISR;
62  WoReg PIO_MDER;
63  WoReg PIO_MDDR;
64  RoReg PIO_MDSR;
65  RoReg Reserved4[1];
66  WoReg PIO_PUDR;
67  WoReg PIO_PUER;
68  RoReg PIO_PUSR;
69  RoReg Reserved5[1];
70  RwReg PIO_ABCDSR[2];
71  RoReg Reserved6[2];
72  WoReg PIO_IFSCDR;
73  WoReg PIO_IFSCER;
74  RoReg PIO_IFSCSR;
75  RwReg PIO_SCDR;
76  WoReg PIO_PPDDR;
77  WoReg PIO_PPDER;
78  RoReg PIO_PPDSR;
79  RoReg Reserved7[1];
80  WoReg PIO_OWER;
81  WoReg PIO_OWDR;
82  RoReg PIO_OWSR;
83  RoReg Reserved8[1];
84  WoReg PIO_AIMER;
85  WoReg PIO_AIMDR;
86  RoReg PIO_AIMMR;
87  RoReg Reserved9[1];
88  WoReg PIO_ESR;
89  WoReg PIO_LSR;
90  RoReg PIO_ELSR;
91  RoReg Reserved10[1];
92  WoReg PIO_FELLSR;
93  WoReg PIO_REHLSR;
94  RoReg PIO_FRLHSR;
95  RoReg Reserved11[1];
96  RoReg PIO_LOCKSR;
97  RwReg PIO_WPMR;
98  RoReg PIO_WPSR;
99  RoReg Reserved12[5];
100  RwReg PIO_SCHMITT;
101  RoReg Reserved13[19];
102  RwReg PIO_PCMR;
103  WoReg PIO_PCIER;
104  WoReg PIO_PCIDR;
105  RoReg PIO_PCIMR;
106  RoReg PIO_PCISR;
107  RoReg PIO_PCRHR;
108  RwReg PIO_RPR;
109  RwReg PIO_RCR;
110  RoReg Reserved14[2];
111  RwReg PIO_RNPR;
112  RwReg PIO_RNCR;
113  RoReg Reserved15[2];
114  WoReg PIO_PTCR;
115  RoReg PIO_PTSR;
116 } Pio;
117 #endif /* !(defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */
118 /* -------- PIO_PER : (PIO Offset: 0x0000) PIO Enable Register -------- */
119 #define PIO_PER_P0 (0x1u << 0)
120 #define PIO_PER_P1 (0x1u << 1)
121 #define PIO_PER_P2 (0x1u << 2)
122 #define PIO_PER_P3 (0x1u << 3)
123 #define PIO_PER_P4 (0x1u << 4)
124 #define PIO_PER_P5 (0x1u << 5)
125 #define PIO_PER_P6 (0x1u << 6)
126 #define PIO_PER_P7 (0x1u << 7)
127 #define PIO_PER_P8 (0x1u << 8)
128 #define PIO_PER_P9 (0x1u << 9)
129 #define PIO_PER_P10 (0x1u << 10)
130 #define PIO_PER_P11 (0x1u << 11)
131 #define PIO_PER_P12 (0x1u << 12)
132 #define PIO_PER_P13 (0x1u << 13)
133 #define PIO_PER_P14 (0x1u << 14)
134 #define PIO_PER_P15 (0x1u << 15)
135 #define PIO_PER_P16 (0x1u << 16)
136 #define PIO_PER_P17 (0x1u << 17)
137 #define PIO_PER_P18 (0x1u << 18)
138 #define PIO_PER_P19 (0x1u << 19)
139 #define PIO_PER_P20 (0x1u << 20)
140 #define PIO_PER_P21 (0x1u << 21)
141 #define PIO_PER_P22 (0x1u << 22)
142 #define PIO_PER_P23 (0x1u << 23)
143 #define PIO_PER_P24 (0x1u << 24)
144 #define PIO_PER_P25 (0x1u << 25)
145 #define PIO_PER_P26 (0x1u << 26)
146 #define PIO_PER_P27 (0x1u << 27)
147 #define PIO_PER_P28 (0x1u << 28)
148 #define PIO_PER_P29 (0x1u << 29)
149 #define PIO_PER_P30 (0x1u << 30)
150 #define PIO_PER_P31 (0x1u << 31)
151 /* -------- PIO_PDR : (PIO Offset: 0x0004) PIO Disable Register -------- */
152 #define PIO_PDR_P0 (0x1u << 0)
153 #define PIO_PDR_P1 (0x1u << 1)
154 #define PIO_PDR_P2 (0x1u << 2)
155 #define PIO_PDR_P3 (0x1u << 3)
156 #define PIO_PDR_P4 (0x1u << 4)
157 #define PIO_PDR_P5 (0x1u << 5)
158 #define PIO_PDR_P6 (0x1u << 6)
159 #define PIO_PDR_P7 (0x1u << 7)
160 #define PIO_PDR_P8 (0x1u << 8)
161 #define PIO_PDR_P9 (0x1u << 9)
162 #define PIO_PDR_P10 (0x1u << 10)
163 #define PIO_PDR_P11 (0x1u << 11)
164 #define PIO_PDR_P12 (0x1u << 12)
165 #define PIO_PDR_P13 (0x1u << 13)
166 #define PIO_PDR_P14 (0x1u << 14)
167 #define PIO_PDR_P15 (0x1u << 15)
168 #define PIO_PDR_P16 (0x1u << 16)
169 #define PIO_PDR_P17 (0x1u << 17)
170 #define PIO_PDR_P18 (0x1u << 18)
171 #define PIO_PDR_P19 (0x1u << 19)
172 #define PIO_PDR_P20 (0x1u << 20)
173 #define PIO_PDR_P21 (0x1u << 21)
174 #define PIO_PDR_P22 (0x1u << 22)
175 #define PIO_PDR_P23 (0x1u << 23)
176 #define PIO_PDR_P24 (0x1u << 24)
177 #define PIO_PDR_P25 (0x1u << 25)
178 #define PIO_PDR_P26 (0x1u << 26)
179 #define PIO_PDR_P27 (0x1u << 27)
180 #define PIO_PDR_P28 (0x1u << 28)
181 #define PIO_PDR_P29 (0x1u << 29)
182 #define PIO_PDR_P30 (0x1u << 30)
183 #define PIO_PDR_P31 (0x1u << 31)
184 /* -------- PIO_PSR : (PIO Offset: 0x0008) PIO Status Register -------- */
185 #define PIO_PSR_P0 (0x1u << 0)
186 #define PIO_PSR_P1 (0x1u << 1)
187 #define PIO_PSR_P2 (0x1u << 2)
188 #define PIO_PSR_P3 (0x1u << 3)
189 #define PIO_PSR_P4 (0x1u << 4)
190 #define PIO_PSR_P5 (0x1u << 5)
191 #define PIO_PSR_P6 (0x1u << 6)
192 #define PIO_PSR_P7 (0x1u << 7)
193 #define PIO_PSR_P8 (0x1u << 8)
194 #define PIO_PSR_P9 (0x1u << 9)
195 #define PIO_PSR_P10 (0x1u << 10)
196 #define PIO_PSR_P11 (0x1u << 11)
197 #define PIO_PSR_P12 (0x1u << 12)
198 #define PIO_PSR_P13 (0x1u << 13)
199 #define PIO_PSR_P14 (0x1u << 14)
200 #define PIO_PSR_P15 (0x1u << 15)
201 #define PIO_PSR_P16 (0x1u << 16)
202 #define PIO_PSR_P17 (0x1u << 17)
203 #define PIO_PSR_P18 (0x1u << 18)
204 #define PIO_PSR_P19 (0x1u << 19)
205 #define PIO_PSR_P20 (0x1u << 20)
206 #define PIO_PSR_P21 (0x1u << 21)
207 #define PIO_PSR_P22 (0x1u << 22)
208 #define PIO_PSR_P23 (0x1u << 23)
209 #define PIO_PSR_P24 (0x1u << 24)
210 #define PIO_PSR_P25 (0x1u << 25)
211 #define PIO_PSR_P26 (0x1u << 26)
212 #define PIO_PSR_P27 (0x1u << 27)
213 #define PIO_PSR_P28 (0x1u << 28)
214 #define PIO_PSR_P29 (0x1u << 29)
215 #define PIO_PSR_P30 (0x1u << 30)
216 #define PIO_PSR_P31 (0x1u << 31)
217 /* -------- PIO_OER : (PIO Offset: 0x0010) Output Enable Register -------- */
218 #define PIO_OER_P0 (0x1u << 0)
219 #define PIO_OER_P1 (0x1u << 1)
220 #define PIO_OER_P2 (0x1u << 2)
221 #define PIO_OER_P3 (0x1u << 3)
222 #define PIO_OER_P4 (0x1u << 4)
223 #define PIO_OER_P5 (0x1u << 5)
224 #define PIO_OER_P6 (0x1u << 6)
225 #define PIO_OER_P7 (0x1u << 7)
226 #define PIO_OER_P8 (0x1u << 8)
227 #define PIO_OER_P9 (0x1u << 9)
228 #define PIO_OER_P10 (0x1u << 10)
229 #define PIO_OER_P11 (0x1u << 11)
230 #define PIO_OER_P12 (0x1u << 12)
231 #define PIO_OER_P13 (0x1u << 13)
232 #define PIO_OER_P14 (0x1u << 14)
233 #define PIO_OER_P15 (0x1u << 15)
234 #define PIO_OER_P16 (0x1u << 16)
235 #define PIO_OER_P17 (0x1u << 17)
236 #define PIO_OER_P18 (0x1u << 18)
237 #define PIO_OER_P19 (0x1u << 19)
238 #define PIO_OER_P20 (0x1u << 20)
239 #define PIO_OER_P21 (0x1u << 21)
240 #define PIO_OER_P22 (0x1u << 22)
241 #define PIO_OER_P23 (0x1u << 23)
242 #define PIO_OER_P24 (0x1u << 24)
243 #define PIO_OER_P25 (0x1u << 25)
244 #define PIO_OER_P26 (0x1u << 26)
245 #define PIO_OER_P27 (0x1u << 27)
246 #define PIO_OER_P28 (0x1u << 28)
247 #define PIO_OER_P29 (0x1u << 29)
248 #define PIO_OER_P30 (0x1u << 30)
249 #define PIO_OER_P31 (0x1u << 31)
250 /* -------- PIO_ODR : (PIO Offset: 0x0014) Output Disable Register -------- */
251 #define PIO_ODR_P0 (0x1u << 0)
252 #define PIO_ODR_P1 (0x1u << 1)
253 #define PIO_ODR_P2 (0x1u << 2)
254 #define PIO_ODR_P3 (0x1u << 3)
255 #define PIO_ODR_P4 (0x1u << 4)
256 #define PIO_ODR_P5 (0x1u << 5)
257 #define PIO_ODR_P6 (0x1u << 6)
258 #define PIO_ODR_P7 (0x1u << 7)
259 #define PIO_ODR_P8 (0x1u << 8)
260 #define PIO_ODR_P9 (0x1u << 9)
261 #define PIO_ODR_P10 (0x1u << 10)
262 #define PIO_ODR_P11 (0x1u << 11)
263 #define PIO_ODR_P12 (0x1u << 12)
264 #define PIO_ODR_P13 (0x1u << 13)
265 #define PIO_ODR_P14 (0x1u << 14)
266 #define PIO_ODR_P15 (0x1u << 15)
267 #define PIO_ODR_P16 (0x1u << 16)
268 #define PIO_ODR_P17 (0x1u << 17)
269 #define PIO_ODR_P18 (0x1u << 18)
270 #define PIO_ODR_P19 (0x1u << 19)
271 #define PIO_ODR_P20 (0x1u << 20)
272 #define PIO_ODR_P21 (0x1u << 21)
273 #define PIO_ODR_P22 (0x1u << 22)
274 #define PIO_ODR_P23 (0x1u << 23)
275 #define PIO_ODR_P24 (0x1u << 24)
276 #define PIO_ODR_P25 (0x1u << 25)
277 #define PIO_ODR_P26 (0x1u << 26)
278 #define PIO_ODR_P27 (0x1u << 27)
279 #define PIO_ODR_P28 (0x1u << 28)
280 #define PIO_ODR_P29 (0x1u << 29)
281 #define PIO_ODR_P30 (0x1u << 30)
282 #define PIO_ODR_P31 (0x1u << 31)
283 /* -------- PIO_OSR : (PIO Offset: 0x0018) Output Status Register -------- */
284 #define PIO_OSR_P0 (0x1u << 0)
285 #define PIO_OSR_P1 (0x1u << 1)
286 #define PIO_OSR_P2 (0x1u << 2)
287 #define PIO_OSR_P3 (0x1u << 3)
288 #define PIO_OSR_P4 (0x1u << 4)
289 #define PIO_OSR_P5 (0x1u << 5)
290 #define PIO_OSR_P6 (0x1u << 6)
291 #define PIO_OSR_P7 (0x1u << 7)
292 #define PIO_OSR_P8 (0x1u << 8)
293 #define PIO_OSR_P9 (0x1u << 9)
294 #define PIO_OSR_P10 (0x1u << 10)
295 #define PIO_OSR_P11 (0x1u << 11)
296 #define PIO_OSR_P12 (0x1u << 12)
297 #define PIO_OSR_P13 (0x1u << 13)
298 #define PIO_OSR_P14 (0x1u << 14)
299 #define PIO_OSR_P15 (0x1u << 15)
300 #define PIO_OSR_P16 (0x1u << 16)
301 #define PIO_OSR_P17 (0x1u << 17)
302 #define PIO_OSR_P18 (0x1u << 18)
303 #define PIO_OSR_P19 (0x1u << 19)
304 #define PIO_OSR_P20 (0x1u << 20)
305 #define PIO_OSR_P21 (0x1u << 21)
306 #define PIO_OSR_P22 (0x1u << 22)
307 #define PIO_OSR_P23 (0x1u << 23)
308 #define PIO_OSR_P24 (0x1u << 24)
309 #define PIO_OSR_P25 (0x1u << 25)
310 #define PIO_OSR_P26 (0x1u << 26)
311 #define PIO_OSR_P27 (0x1u << 27)
312 #define PIO_OSR_P28 (0x1u << 28)
313 #define PIO_OSR_P29 (0x1u << 29)
314 #define PIO_OSR_P30 (0x1u << 30)
315 #define PIO_OSR_P31 (0x1u << 31)
316 /* -------- PIO_IFER : (PIO Offset: 0x0020) Glitch Input Filter Enable Register -------- */
317 #define PIO_IFER_P0 (0x1u << 0)
318 #define PIO_IFER_P1 (0x1u << 1)
319 #define PIO_IFER_P2 (0x1u << 2)
320 #define PIO_IFER_P3 (0x1u << 3)
321 #define PIO_IFER_P4 (0x1u << 4)
322 #define PIO_IFER_P5 (0x1u << 5)
323 #define PIO_IFER_P6 (0x1u << 6)
324 #define PIO_IFER_P7 (0x1u << 7)
325 #define PIO_IFER_P8 (0x1u << 8)
326 #define PIO_IFER_P9 (0x1u << 9)
327 #define PIO_IFER_P10 (0x1u << 10)
328 #define PIO_IFER_P11 (0x1u << 11)
329 #define PIO_IFER_P12 (0x1u << 12)
330 #define PIO_IFER_P13 (0x1u << 13)
331 #define PIO_IFER_P14 (0x1u << 14)
332 #define PIO_IFER_P15 (0x1u << 15)
333 #define PIO_IFER_P16 (0x1u << 16)
334 #define PIO_IFER_P17 (0x1u << 17)
335 #define PIO_IFER_P18 (0x1u << 18)
336 #define PIO_IFER_P19 (0x1u << 19)
337 #define PIO_IFER_P20 (0x1u << 20)
338 #define PIO_IFER_P21 (0x1u << 21)
339 #define PIO_IFER_P22 (0x1u << 22)
340 #define PIO_IFER_P23 (0x1u << 23)
341 #define PIO_IFER_P24 (0x1u << 24)
342 #define PIO_IFER_P25 (0x1u << 25)
343 #define PIO_IFER_P26 (0x1u << 26)
344 #define PIO_IFER_P27 (0x1u << 27)
345 #define PIO_IFER_P28 (0x1u << 28)
346 #define PIO_IFER_P29 (0x1u << 29)
347 #define PIO_IFER_P30 (0x1u << 30)
348 #define PIO_IFER_P31 (0x1u << 31)
349 /* -------- PIO_IFDR : (PIO Offset: 0x0024) Glitch Input Filter Disable Register -------- */
350 #define PIO_IFDR_P0 (0x1u << 0)
351 #define PIO_IFDR_P1 (0x1u << 1)
352 #define PIO_IFDR_P2 (0x1u << 2)
353 #define PIO_IFDR_P3 (0x1u << 3)
354 #define PIO_IFDR_P4 (0x1u << 4)
355 #define PIO_IFDR_P5 (0x1u << 5)
356 #define PIO_IFDR_P6 (0x1u << 6)
357 #define PIO_IFDR_P7 (0x1u << 7)
358 #define PIO_IFDR_P8 (0x1u << 8)
359 #define PIO_IFDR_P9 (0x1u << 9)
360 #define PIO_IFDR_P10 (0x1u << 10)
361 #define PIO_IFDR_P11 (0x1u << 11)
362 #define PIO_IFDR_P12 (0x1u << 12)
363 #define PIO_IFDR_P13 (0x1u << 13)
364 #define PIO_IFDR_P14 (0x1u << 14)
365 #define PIO_IFDR_P15 (0x1u << 15)
366 #define PIO_IFDR_P16 (0x1u << 16)
367 #define PIO_IFDR_P17 (0x1u << 17)
368 #define PIO_IFDR_P18 (0x1u << 18)
369 #define PIO_IFDR_P19 (0x1u << 19)
370 #define PIO_IFDR_P20 (0x1u << 20)
371 #define PIO_IFDR_P21 (0x1u << 21)
372 #define PIO_IFDR_P22 (0x1u << 22)
373 #define PIO_IFDR_P23 (0x1u << 23)
374 #define PIO_IFDR_P24 (0x1u << 24)
375 #define PIO_IFDR_P25 (0x1u << 25)
376 #define PIO_IFDR_P26 (0x1u << 26)
377 #define PIO_IFDR_P27 (0x1u << 27)
378 #define PIO_IFDR_P28 (0x1u << 28)
379 #define PIO_IFDR_P29 (0x1u << 29)
380 #define PIO_IFDR_P30 (0x1u << 30)
381 #define PIO_IFDR_P31 (0x1u << 31)
382 /* -------- PIO_IFSR : (PIO Offset: 0x0028) Glitch Input Filter Status Register -------- */
383 #define PIO_IFSR_P0 (0x1u << 0)
384 #define PIO_IFSR_P1 (0x1u << 1)
385 #define PIO_IFSR_P2 (0x1u << 2)
386 #define PIO_IFSR_P3 (0x1u << 3)
387 #define PIO_IFSR_P4 (0x1u << 4)
388 #define PIO_IFSR_P5 (0x1u << 5)
389 #define PIO_IFSR_P6 (0x1u << 6)
390 #define PIO_IFSR_P7 (0x1u << 7)
391 #define PIO_IFSR_P8 (0x1u << 8)
392 #define PIO_IFSR_P9 (0x1u << 9)
393 #define PIO_IFSR_P10 (0x1u << 10)
394 #define PIO_IFSR_P11 (0x1u << 11)
395 #define PIO_IFSR_P12 (0x1u << 12)
396 #define PIO_IFSR_P13 (0x1u << 13)
397 #define PIO_IFSR_P14 (0x1u << 14)
398 #define PIO_IFSR_P15 (0x1u << 15)
399 #define PIO_IFSR_P16 (0x1u << 16)
400 #define PIO_IFSR_P17 (0x1u << 17)
401 #define PIO_IFSR_P18 (0x1u << 18)
402 #define PIO_IFSR_P19 (0x1u << 19)
403 #define PIO_IFSR_P20 (0x1u << 20)
404 #define PIO_IFSR_P21 (0x1u << 21)
405 #define PIO_IFSR_P22 (0x1u << 22)
406 #define PIO_IFSR_P23 (0x1u << 23)
407 #define PIO_IFSR_P24 (0x1u << 24)
408 #define PIO_IFSR_P25 (0x1u << 25)
409 #define PIO_IFSR_P26 (0x1u << 26)
410 #define PIO_IFSR_P27 (0x1u << 27)
411 #define PIO_IFSR_P28 (0x1u << 28)
412 #define PIO_IFSR_P29 (0x1u << 29)
413 #define PIO_IFSR_P30 (0x1u << 30)
414 #define PIO_IFSR_P31 (0x1u << 31)
415 /* -------- PIO_SODR : (PIO Offset: 0x0030) Set Output Data Register -------- */
416 #define PIO_SODR_P0 (0x1u << 0)
417 #define PIO_SODR_P1 (0x1u << 1)
418 #define PIO_SODR_P2 (0x1u << 2)
419 #define PIO_SODR_P3 (0x1u << 3)
420 #define PIO_SODR_P4 (0x1u << 4)
421 #define PIO_SODR_P5 (0x1u << 5)
422 #define PIO_SODR_P6 (0x1u << 6)
423 #define PIO_SODR_P7 (0x1u << 7)
424 #define PIO_SODR_P8 (0x1u << 8)
425 #define PIO_SODR_P9 (0x1u << 9)
426 #define PIO_SODR_P10 (0x1u << 10)
427 #define PIO_SODR_P11 (0x1u << 11)
428 #define PIO_SODR_P12 (0x1u << 12)
429 #define PIO_SODR_P13 (0x1u << 13)
430 #define PIO_SODR_P14 (0x1u << 14)
431 #define PIO_SODR_P15 (0x1u << 15)
432 #define PIO_SODR_P16 (0x1u << 16)
433 #define PIO_SODR_P17 (0x1u << 17)
434 #define PIO_SODR_P18 (0x1u << 18)
435 #define PIO_SODR_P19 (0x1u << 19)
436 #define PIO_SODR_P20 (0x1u << 20)
437 #define PIO_SODR_P21 (0x1u << 21)
438 #define PIO_SODR_P22 (0x1u << 22)
439 #define PIO_SODR_P23 (0x1u << 23)
440 #define PIO_SODR_P24 (0x1u << 24)
441 #define PIO_SODR_P25 (0x1u << 25)
442 #define PIO_SODR_P26 (0x1u << 26)
443 #define PIO_SODR_P27 (0x1u << 27)
444 #define PIO_SODR_P28 (0x1u << 28)
445 #define PIO_SODR_P29 (0x1u << 29)
446 #define PIO_SODR_P30 (0x1u << 30)
447 #define PIO_SODR_P31 (0x1u << 31)
448 /* -------- PIO_CODR : (PIO Offset: 0x0034) Clear Output Data Register -------- */
449 #define PIO_CODR_P0 (0x1u << 0)
450 #define PIO_CODR_P1 (0x1u << 1)
451 #define PIO_CODR_P2 (0x1u << 2)
452 #define PIO_CODR_P3 (0x1u << 3)
453 #define PIO_CODR_P4 (0x1u << 4)
454 #define PIO_CODR_P5 (0x1u << 5)
455 #define PIO_CODR_P6 (0x1u << 6)
456 #define PIO_CODR_P7 (0x1u << 7)
457 #define PIO_CODR_P8 (0x1u << 8)
458 #define PIO_CODR_P9 (0x1u << 9)
459 #define PIO_CODR_P10 (0x1u << 10)
460 #define PIO_CODR_P11 (0x1u << 11)
461 #define PIO_CODR_P12 (0x1u << 12)
462 #define PIO_CODR_P13 (0x1u << 13)
463 #define PIO_CODR_P14 (0x1u << 14)
464 #define PIO_CODR_P15 (0x1u << 15)
465 #define PIO_CODR_P16 (0x1u << 16)
466 #define PIO_CODR_P17 (0x1u << 17)
467 #define PIO_CODR_P18 (0x1u << 18)
468 #define PIO_CODR_P19 (0x1u << 19)
469 #define PIO_CODR_P20 (0x1u << 20)
470 #define PIO_CODR_P21 (0x1u << 21)
471 #define PIO_CODR_P22 (0x1u << 22)
472 #define PIO_CODR_P23 (0x1u << 23)
473 #define PIO_CODR_P24 (0x1u << 24)
474 #define PIO_CODR_P25 (0x1u << 25)
475 #define PIO_CODR_P26 (0x1u << 26)
476 #define PIO_CODR_P27 (0x1u << 27)
477 #define PIO_CODR_P28 (0x1u << 28)
478 #define PIO_CODR_P29 (0x1u << 29)
479 #define PIO_CODR_P30 (0x1u << 30)
480 #define PIO_CODR_P31 (0x1u << 31)
481 /* -------- PIO_ODSR : (PIO Offset: 0x0038) Output Data Status Register -------- */
482 #define PIO_ODSR_P0 (0x1u << 0)
483 #define PIO_ODSR_P1 (0x1u << 1)
484 #define PIO_ODSR_P2 (0x1u << 2)
485 #define PIO_ODSR_P3 (0x1u << 3)
486 #define PIO_ODSR_P4 (0x1u << 4)
487 #define PIO_ODSR_P5 (0x1u << 5)
488 #define PIO_ODSR_P6 (0x1u << 6)
489 #define PIO_ODSR_P7 (0x1u << 7)
490 #define PIO_ODSR_P8 (0x1u << 8)
491 #define PIO_ODSR_P9 (0x1u << 9)
492 #define PIO_ODSR_P10 (0x1u << 10)
493 #define PIO_ODSR_P11 (0x1u << 11)
494 #define PIO_ODSR_P12 (0x1u << 12)
495 #define PIO_ODSR_P13 (0x1u << 13)
496 #define PIO_ODSR_P14 (0x1u << 14)
497 #define PIO_ODSR_P15 (0x1u << 15)
498 #define PIO_ODSR_P16 (0x1u << 16)
499 #define PIO_ODSR_P17 (0x1u << 17)
500 #define PIO_ODSR_P18 (0x1u << 18)
501 #define PIO_ODSR_P19 (0x1u << 19)
502 #define PIO_ODSR_P20 (0x1u << 20)
503 #define PIO_ODSR_P21 (0x1u << 21)
504 #define PIO_ODSR_P22 (0x1u << 22)
505 #define PIO_ODSR_P23 (0x1u << 23)
506 #define PIO_ODSR_P24 (0x1u << 24)
507 #define PIO_ODSR_P25 (0x1u << 25)
508 #define PIO_ODSR_P26 (0x1u << 26)
509 #define PIO_ODSR_P27 (0x1u << 27)
510 #define PIO_ODSR_P28 (0x1u << 28)
511 #define PIO_ODSR_P29 (0x1u << 29)
512 #define PIO_ODSR_P30 (0x1u << 30)
513 #define PIO_ODSR_P31 (0x1u << 31)
514 /* -------- PIO_PDSR : (PIO Offset: 0x003C) Pin Data Status Register -------- */
515 #define PIO_PDSR_P0 (0x1u << 0)
516 #define PIO_PDSR_P1 (0x1u << 1)
517 #define PIO_PDSR_P2 (0x1u << 2)
518 #define PIO_PDSR_P3 (0x1u << 3)
519 #define PIO_PDSR_P4 (0x1u << 4)
520 #define PIO_PDSR_P5 (0x1u << 5)
521 #define PIO_PDSR_P6 (0x1u << 6)
522 #define PIO_PDSR_P7 (0x1u << 7)
523 #define PIO_PDSR_P8 (0x1u << 8)
524 #define PIO_PDSR_P9 (0x1u << 9)
525 #define PIO_PDSR_P10 (0x1u << 10)
526 #define PIO_PDSR_P11 (0x1u << 11)
527 #define PIO_PDSR_P12 (0x1u << 12)
528 #define PIO_PDSR_P13 (0x1u << 13)
529 #define PIO_PDSR_P14 (0x1u << 14)
530 #define PIO_PDSR_P15 (0x1u << 15)
531 #define PIO_PDSR_P16 (0x1u << 16)
532 #define PIO_PDSR_P17 (0x1u << 17)
533 #define PIO_PDSR_P18 (0x1u << 18)
534 #define PIO_PDSR_P19 (0x1u << 19)
535 #define PIO_PDSR_P20 (0x1u << 20)
536 #define PIO_PDSR_P21 (0x1u << 21)
537 #define PIO_PDSR_P22 (0x1u << 22)
538 #define PIO_PDSR_P23 (0x1u << 23)
539 #define PIO_PDSR_P24 (0x1u << 24)
540 #define PIO_PDSR_P25 (0x1u << 25)
541 #define PIO_PDSR_P26 (0x1u << 26)
542 #define PIO_PDSR_P27 (0x1u << 27)
543 #define PIO_PDSR_P28 (0x1u << 28)
544 #define PIO_PDSR_P29 (0x1u << 29)
545 #define PIO_PDSR_P30 (0x1u << 30)
546 #define PIO_PDSR_P31 (0x1u << 31)
547 /* -------- PIO_IER : (PIO Offset: 0x0040) Interrupt Enable Register -------- */
548 #define PIO_IER_P0 (0x1u << 0)
549 #define PIO_IER_P1 (0x1u << 1)
550 #define PIO_IER_P2 (0x1u << 2)
551 #define PIO_IER_P3 (0x1u << 3)
552 #define PIO_IER_P4 (0x1u << 4)
553 #define PIO_IER_P5 (0x1u << 5)
554 #define PIO_IER_P6 (0x1u << 6)
555 #define PIO_IER_P7 (0x1u << 7)
556 #define PIO_IER_P8 (0x1u << 8)
557 #define PIO_IER_P9 (0x1u << 9)
558 #define PIO_IER_P10 (0x1u << 10)
559 #define PIO_IER_P11 (0x1u << 11)
560 #define PIO_IER_P12 (0x1u << 12)
561 #define PIO_IER_P13 (0x1u << 13)
562 #define PIO_IER_P14 (0x1u << 14)
563 #define PIO_IER_P15 (0x1u << 15)
564 #define PIO_IER_P16 (0x1u << 16)
565 #define PIO_IER_P17 (0x1u << 17)
566 #define PIO_IER_P18 (0x1u << 18)
567 #define PIO_IER_P19 (0x1u << 19)
568 #define PIO_IER_P20 (0x1u << 20)
569 #define PIO_IER_P21 (0x1u << 21)
570 #define PIO_IER_P22 (0x1u << 22)
571 #define PIO_IER_P23 (0x1u << 23)
572 #define PIO_IER_P24 (0x1u << 24)
573 #define PIO_IER_P25 (0x1u << 25)
574 #define PIO_IER_P26 (0x1u << 26)
575 #define PIO_IER_P27 (0x1u << 27)
576 #define PIO_IER_P28 (0x1u << 28)
577 #define PIO_IER_P29 (0x1u << 29)
578 #define PIO_IER_P30 (0x1u << 30)
579 #define PIO_IER_P31 (0x1u << 31)
580 /* -------- PIO_IDR : (PIO Offset: 0x0044) Interrupt Disable Register -------- */
581 #define PIO_IDR_P0 (0x1u << 0)
582 #define PIO_IDR_P1 (0x1u << 1)
583 #define PIO_IDR_P2 (0x1u << 2)
584 #define PIO_IDR_P3 (0x1u << 3)
585 #define PIO_IDR_P4 (0x1u << 4)
586 #define PIO_IDR_P5 (0x1u << 5)
587 #define PIO_IDR_P6 (0x1u << 6)
588 #define PIO_IDR_P7 (0x1u << 7)
589 #define PIO_IDR_P8 (0x1u << 8)
590 #define PIO_IDR_P9 (0x1u << 9)
591 #define PIO_IDR_P10 (0x1u << 10)
592 #define PIO_IDR_P11 (0x1u << 11)
593 #define PIO_IDR_P12 (0x1u << 12)
594 #define PIO_IDR_P13 (0x1u << 13)
595 #define PIO_IDR_P14 (0x1u << 14)
596 #define PIO_IDR_P15 (0x1u << 15)
597 #define PIO_IDR_P16 (0x1u << 16)
598 #define PIO_IDR_P17 (0x1u << 17)
599 #define PIO_IDR_P18 (0x1u << 18)
600 #define PIO_IDR_P19 (0x1u << 19)
601 #define PIO_IDR_P20 (0x1u << 20)
602 #define PIO_IDR_P21 (0x1u << 21)
603 #define PIO_IDR_P22 (0x1u << 22)
604 #define PIO_IDR_P23 (0x1u << 23)
605 #define PIO_IDR_P24 (0x1u << 24)
606 #define PIO_IDR_P25 (0x1u << 25)
607 #define PIO_IDR_P26 (0x1u << 26)
608 #define PIO_IDR_P27 (0x1u << 27)
609 #define PIO_IDR_P28 (0x1u << 28)
610 #define PIO_IDR_P29 (0x1u << 29)
611 #define PIO_IDR_P30 (0x1u << 30)
612 #define PIO_IDR_P31 (0x1u << 31)
613 /* -------- PIO_IMR : (PIO Offset: 0x0048) Interrupt Mask Register -------- */
614 #define PIO_IMR_P0 (0x1u << 0)
615 #define PIO_IMR_P1 (0x1u << 1)
616 #define PIO_IMR_P2 (0x1u << 2)
617 #define PIO_IMR_P3 (0x1u << 3)
618 #define PIO_IMR_P4 (0x1u << 4)
619 #define PIO_IMR_P5 (0x1u << 5)
620 #define PIO_IMR_P6 (0x1u << 6)
621 #define PIO_IMR_P7 (0x1u << 7)
622 #define PIO_IMR_P8 (0x1u << 8)
623 #define PIO_IMR_P9 (0x1u << 9)
624 #define PIO_IMR_P10 (0x1u << 10)
625 #define PIO_IMR_P11 (0x1u << 11)
626 #define PIO_IMR_P12 (0x1u << 12)
627 #define PIO_IMR_P13 (0x1u << 13)
628 #define PIO_IMR_P14 (0x1u << 14)
629 #define PIO_IMR_P15 (0x1u << 15)
630 #define PIO_IMR_P16 (0x1u << 16)
631 #define PIO_IMR_P17 (0x1u << 17)
632 #define PIO_IMR_P18 (0x1u << 18)
633 #define PIO_IMR_P19 (0x1u << 19)
634 #define PIO_IMR_P20 (0x1u << 20)
635 #define PIO_IMR_P21 (0x1u << 21)
636 #define PIO_IMR_P22 (0x1u << 22)
637 #define PIO_IMR_P23 (0x1u << 23)
638 #define PIO_IMR_P24 (0x1u << 24)
639 #define PIO_IMR_P25 (0x1u << 25)
640 #define PIO_IMR_P26 (0x1u << 26)
641 #define PIO_IMR_P27 (0x1u << 27)
642 #define PIO_IMR_P28 (0x1u << 28)
643 #define PIO_IMR_P29 (0x1u << 29)
644 #define PIO_IMR_P30 (0x1u << 30)
645 #define PIO_IMR_P31 (0x1u << 31)
646 /* -------- PIO_ISR : (PIO Offset: 0x004C) Interrupt Status Register -------- */
647 #define PIO_ISR_P0 (0x1u << 0)
648 #define PIO_ISR_P1 (0x1u << 1)
649 #define PIO_ISR_P2 (0x1u << 2)
650 #define PIO_ISR_P3 (0x1u << 3)
651 #define PIO_ISR_P4 (0x1u << 4)
652 #define PIO_ISR_P5 (0x1u << 5)
653 #define PIO_ISR_P6 (0x1u << 6)
654 #define PIO_ISR_P7 (0x1u << 7)
655 #define PIO_ISR_P8 (0x1u << 8)
656 #define PIO_ISR_P9 (0x1u << 9)
657 #define PIO_ISR_P10 (0x1u << 10)
658 #define PIO_ISR_P11 (0x1u << 11)
659 #define PIO_ISR_P12 (0x1u << 12)
660 #define PIO_ISR_P13 (0x1u << 13)
661 #define PIO_ISR_P14 (0x1u << 14)
662 #define PIO_ISR_P15 (0x1u << 15)
663 #define PIO_ISR_P16 (0x1u << 16)
664 #define PIO_ISR_P17 (0x1u << 17)
665 #define PIO_ISR_P18 (0x1u << 18)
666 #define PIO_ISR_P19 (0x1u << 19)
667 #define PIO_ISR_P20 (0x1u << 20)
668 #define PIO_ISR_P21 (0x1u << 21)
669 #define PIO_ISR_P22 (0x1u << 22)
670 #define PIO_ISR_P23 (0x1u << 23)
671 #define PIO_ISR_P24 (0x1u << 24)
672 #define PIO_ISR_P25 (0x1u << 25)
673 #define PIO_ISR_P26 (0x1u << 26)
674 #define PIO_ISR_P27 (0x1u << 27)
675 #define PIO_ISR_P28 (0x1u << 28)
676 #define PIO_ISR_P29 (0x1u << 29)
677 #define PIO_ISR_P30 (0x1u << 30)
678 #define PIO_ISR_P31 (0x1u << 31)
679 /* -------- PIO_MDER : (PIO Offset: 0x0050) Multi-driver Enable Register -------- */
680 #define PIO_MDER_P0 (0x1u << 0)
681 #define PIO_MDER_P1 (0x1u << 1)
682 #define PIO_MDER_P2 (0x1u << 2)
683 #define PIO_MDER_P3 (0x1u << 3)
684 #define PIO_MDER_P4 (0x1u << 4)
685 #define PIO_MDER_P5 (0x1u << 5)
686 #define PIO_MDER_P6 (0x1u << 6)
687 #define PIO_MDER_P7 (0x1u << 7)
688 #define PIO_MDER_P8 (0x1u << 8)
689 #define PIO_MDER_P9 (0x1u << 9)
690 #define PIO_MDER_P10 (0x1u << 10)
691 #define PIO_MDER_P11 (0x1u << 11)
692 #define PIO_MDER_P12 (0x1u << 12)
693 #define PIO_MDER_P13 (0x1u << 13)
694 #define PIO_MDER_P14 (0x1u << 14)
695 #define PIO_MDER_P15 (0x1u << 15)
696 #define PIO_MDER_P16 (0x1u << 16)
697 #define PIO_MDER_P17 (0x1u << 17)
698 #define PIO_MDER_P18 (0x1u << 18)
699 #define PIO_MDER_P19 (0x1u << 19)
700 #define PIO_MDER_P20 (0x1u << 20)
701 #define PIO_MDER_P21 (0x1u << 21)
702 #define PIO_MDER_P22 (0x1u << 22)
703 #define PIO_MDER_P23 (0x1u << 23)
704 #define PIO_MDER_P24 (0x1u << 24)
705 #define PIO_MDER_P25 (0x1u << 25)
706 #define PIO_MDER_P26 (0x1u << 26)
707 #define PIO_MDER_P27 (0x1u << 27)
708 #define PIO_MDER_P28 (0x1u << 28)
709 #define PIO_MDER_P29 (0x1u << 29)
710 #define PIO_MDER_P30 (0x1u << 30)
711 #define PIO_MDER_P31 (0x1u << 31)
712 /* -------- PIO_MDDR : (PIO Offset: 0x0054) Multi-driver Disable Register -------- */
713 #define PIO_MDDR_P0 (0x1u << 0)
714 #define PIO_MDDR_P1 (0x1u << 1)
715 #define PIO_MDDR_P2 (0x1u << 2)
716 #define PIO_MDDR_P3 (0x1u << 3)
717 #define PIO_MDDR_P4 (0x1u << 4)
718 #define PIO_MDDR_P5 (0x1u << 5)
719 #define PIO_MDDR_P6 (0x1u << 6)
720 #define PIO_MDDR_P7 (0x1u << 7)
721 #define PIO_MDDR_P8 (0x1u << 8)
722 #define PIO_MDDR_P9 (0x1u << 9)
723 #define PIO_MDDR_P10 (0x1u << 10)
724 #define PIO_MDDR_P11 (0x1u << 11)
725 #define PIO_MDDR_P12 (0x1u << 12)
726 #define PIO_MDDR_P13 (0x1u << 13)
727 #define PIO_MDDR_P14 (0x1u << 14)
728 #define PIO_MDDR_P15 (0x1u << 15)
729 #define PIO_MDDR_P16 (0x1u << 16)
730 #define PIO_MDDR_P17 (0x1u << 17)
731 #define PIO_MDDR_P18 (0x1u << 18)
732 #define PIO_MDDR_P19 (0x1u << 19)
733 #define PIO_MDDR_P20 (0x1u << 20)
734 #define PIO_MDDR_P21 (0x1u << 21)
735 #define PIO_MDDR_P22 (0x1u << 22)
736 #define PIO_MDDR_P23 (0x1u << 23)
737 #define PIO_MDDR_P24 (0x1u << 24)
738 #define PIO_MDDR_P25 (0x1u << 25)
739 #define PIO_MDDR_P26 (0x1u << 26)
740 #define PIO_MDDR_P27 (0x1u << 27)
741 #define PIO_MDDR_P28 (0x1u << 28)
742 #define PIO_MDDR_P29 (0x1u << 29)
743 #define PIO_MDDR_P30 (0x1u << 30)
744 #define PIO_MDDR_P31 (0x1u << 31)
745 /* -------- PIO_MDSR : (PIO Offset: 0x0058) Multi-driver Status Register -------- */
746 #define PIO_MDSR_P0 (0x1u << 0)
747 #define PIO_MDSR_P1 (0x1u << 1)
748 #define PIO_MDSR_P2 (0x1u << 2)
749 #define PIO_MDSR_P3 (0x1u << 3)
750 #define PIO_MDSR_P4 (0x1u << 4)
751 #define PIO_MDSR_P5 (0x1u << 5)
752 #define PIO_MDSR_P6 (0x1u << 6)
753 #define PIO_MDSR_P7 (0x1u << 7)
754 #define PIO_MDSR_P8 (0x1u << 8)
755 #define PIO_MDSR_P9 (0x1u << 9)
756 #define PIO_MDSR_P10 (0x1u << 10)
757 #define PIO_MDSR_P11 (0x1u << 11)
758 #define PIO_MDSR_P12 (0x1u << 12)
759 #define PIO_MDSR_P13 (0x1u << 13)
760 #define PIO_MDSR_P14 (0x1u << 14)
761 #define PIO_MDSR_P15 (0x1u << 15)
762 #define PIO_MDSR_P16 (0x1u << 16)
763 #define PIO_MDSR_P17 (0x1u << 17)
764 #define PIO_MDSR_P18 (0x1u << 18)
765 #define PIO_MDSR_P19 (0x1u << 19)
766 #define PIO_MDSR_P20 (0x1u << 20)
767 #define PIO_MDSR_P21 (0x1u << 21)
768 #define PIO_MDSR_P22 (0x1u << 22)
769 #define PIO_MDSR_P23 (0x1u << 23)
770 #define PIO_MDSR_P24 (0x1u << 24)
771 #define PIO_MDSR_P25 (0x1u << 25)
772 #define PIO_MDSR_P26 (0x1u << 26)
773 #define PIO_MDSR_P27 (0x1u << 27)
774 #define PIO_MDSR_P28 (0x1u << 28)
775 #define PIO_MDSR_P29 (0x1u << 29)
776 #define PIO_MDSR_P30 (0x1u << 30)
777 #define PIO_MDSR_P31 (0x1u << 31)
778 /* -------- PIO_PUDR : (PIO Offset: 0x0060) Pull-up Disable Register -------- */
779 #define PIO_PUDR_P0 (0x1u << 0)
780 #define PIO_PUDR_P1 (0x1u << 1)
781 #define PIO_PUDR_P2 (0x1u << 2)
782 #define PIO_PUDR_P3 (0x1u << 3)
783 #define PIO_PUDR_P4 (0x1u << 4)
784 #define PIO_PUDR_P5 (0x1u << 5)
785 #define PIO_PUDR_P6 (0x1u << 6)
786 #define PIO_PUDR_P7 (0x1u << 7)
787 #define PIO_PUDR_P8 (0x1u << 8)
788 #define PIO_PUDR_P9 (0x1u << 9)
789 #define PIO_PUDR_P10 (0x1u << 10)
790 #define PIO_PUDR_P11 (0x1u << 11)
791 #define PIO_PUDR_P12 (0x1u << 12)
792 #define PIO_PUDR_P13 (0x1u << 13)
793 #define PIO_PUDR_P14 (0x1u << 14)
794 #define PIO_PUDR_P15 (0x1u << 15)
795 #define PIO_PUDR_P16 (0x1u << 16)
796 #define PIO_PUDR_P17 (0x1u << 17)
797 #define PIO_PUDR_P18 (0x1u << 18)
798 #define PIO_PUDR_P19 (0x1u << 19)
799 #define PIO_PUDR_P20 (0x1u << 20)
800 #define PIO_PUDR_P21 (0x1u << 21)
801 #define PIO_PUDR_P22 (0x1u << 22)
802 #define PIO_PUDR_P23 (0x1u << 23)
803 #define PIO_PUDR_P24 (0x1u << 24)
804 #define PIO_PUDR_P25 (0x1u << 25)
805 #define PIO_PUDR_P26 (0x1u << 26)
806 #define PIO_PUDR_P27 (0x1u << 27)
807 #define PIO_PUDR_P28 (0x1u << 28)
808 #define PIO_PUDR_P29 (0x1u << 29)
809 #define PIO_PUDR_P30 (0x1u << 30)
810 #define PIO_PUDR_P31 (0x1u << 31)
811 /* -------- PIO_PUER : (PIO Offset: 0x0064) Pull-up Enable Register -------- */
812 #define PIO_PUER_P0 (0x1u << 0)
813 #define PIO_PUER_P1 (0x1u << 1)
814 #define PIO_PUER_P2 (0x1u << 2)
815 #define PIO_PUER_P3 (0x1u << 3)
816 #define PIO_PUER_P4 (0x1u << 4)
817 #define PIO_PUER_P5 (0x1u << 5)
818 #define PIO_PUER_P6 (0x1u << 6)
819 #define PIO_PUER_P7 (0x1u << 7)
820 #define PIO_PUER_P8 (0x1u << 8)
821 #define PIO_PUER_P9 (0x1u << 9)
822 #define PIO_PUER_P10 (0x1u << 10)
823 #define PIO_PUER_P11 (0x1u << 11)
824 #define PIO_PUER_P12 (0x1u << 12)
825 #define PIO_PUER_P13 (0x1u << 13)
826 #define PIO_PUER_P14 (0x1u << 14)
827 #define PIO_PUER_P15 (0x1u << 15)
828 #define PIO_PUER_P16 (0x1u << 16)
829 #define PIO_PUER_P17 (0x1u << 17)
830 #define PIO_PUER_P18 (0x1u << 18)
831 #define PIO_PUER_P19 (0x1u << 19)
832 #define PIO_PUER_P20 (0x1u << 20)
833 #define PIO_PUER_P21 (0x1u << 21)
834 #define PIO_PUER_P22 (0x1u << 22)
835 #define PIO_PUER_P23 (0x1u << 23)
836 #define PIO_PUER_P24 (0x1u << 24)
837 #define PIO_PUER_P25 (0x1u << 25)
838 #define PIO_PUER_P26 (0x1u << 26)
839 #define PIO_PUER_P27 (0x1u << 27)
840 #define PIO_PUER_P28 (0x1u << 28)
841 #define PIO_PUER_P29 (0x1u << 29)
842 #define PIO_PUER_P30 (0x1u << 30)
843 #define PIO_PUER_P31 (0x1u << 31)
844 /* -------- PIO_PUSR : (PIO Offset: 0x0068) Pad Pull-up Status Register -------- */
845 #define PIO_PUSR_P0 (0x1u << 0)
846 #define PIO_PUSR_P1 (0x1u << 1)
847 #define PIO_PUSR_P2 (0x1u << 2)
848 #define PIO_PUSR_P3 (0x1u << 3)
849 #define PIO_PUSR_P4 (0x1u << 4)
850 #define PIO_PUSR_P5 (0x1u << 5)
851 #define PIO_PUSR_P6 (0x1u << 6)
852 #define PIO_PUSR_P7 (0x1u << 7)
853 #define PIO_PUSR_P8 (0x1u << 8)
854 #define PIO_PUSR_P9 (0x1u << 9)
855 #define PIO_PUSR_P10 (0x1u << 10)
856 #define PIO_PUSR_P11 (0x1u << 11)
857 #define PIO_PUSR_P12 (0x1u << 12)
858 #define PIO_PUSR_P13 (0x1u << 13)
859 #define PIO_PUSR_P14 (0x1u << 14)
860 #define PIO_PUSR_P15 (0x1u << 15)
861 #define PIO_PUSR_P16 (0x1u << 16)
862 #define PIO_PUSR_P17 (0x1u << 17)
863 #define PIO_PUSR_P18 (0x1u << 18)
864 #define PIO_PUSR_P19 (0x1u << 19)
865 #define PIO_PUSR_P20 (0x1u << 20)
866 #define PIO_PUSR_P21 (0x1u << 21)
867 #define PIO_PUSR_P22 (0x1u << 22)
868 #define PIO_PUSR_P23 (0x1u << 23)
869 #define PIO_PUSR_P24 (0x1u << 24)
870 #define PIO_PUSR_P25 (0x1u << 25)
871 #define PIO_PUSR_P26 (0x1u << 26)
872 #define PIO_PUSR_P27 (0x1u << 27)
873 #define PIO_PUSR_P28 (0x1u << 28)
874 #define PIO_PUSR_P29 (0x1u << 29)
875 #define PIO_PUSR_P30 (0x1u << 30)
876 #define PIO_PUSR_P31 (0x1u << 31)
877 /* -------- PIO_ABCDSR[2] : (PIO Offset: 0x0070) Peripheral Select Register -------- */
878 #define PIO_ABCDSR_P0 (0x1u << 0)
879 #define PIO_ABCDSR_P1 (0x1u << 1)
880 #define PIO_ABCDSR_P2 (0x1u << 2)
881 #define PIO_ABCDSR_P3 (0x1u << 3)
882 #define PIO_ABCDSR_P4 (0x1u << 4)
883 #define PIO_ABCDSR_P5 (0x1u << 5)
884 #define PIO_ABCDSR_P6 (0x1u << 6)
885 #define PIO_ABCDSR_P7 (0x1u << 7)
886 #define PIO_ABCDSR_P8 (0x1u << 8)
887 #define PIO_ABCDSR_P9 (0x1u << 9)
888 #define PIO_ABCDSR_P10 (0x1u << 10)
889 #define PIO_ABCDSR_P11 (0x1u << 11)
890 #define PIO_ABCDSR_P12 (0x1u << 12)
891 #define PIO_ABCDSR_P13 (0x1u << 13)
892 #define PIO_ABCDSR_P14 (0x1u << 14)
893 #define PIO_ABCDSR_P15 (0x1u << 15)
894 #define PIO_ABCDSR_P16 (0x1u << 16)
895 #define PIO_ABCDSR_P17 (0x1u << 17)
896 #define PIO_ABCDSR_P18 (0x1u << 18)
897 #define PIO_ABCDSR_P19 (0x1u << 19)
898 #define PIO_ABCDSR_P20 (0x1u << 20)
899 #define PIO_ABCDSR_P21 (0x1u << 21)
900 #define PIO_ABCDSR_P22 (0x1u << 22)
901 #define PIO_ABCDSR_P23 (0x1u << 23)
902 #define PIO_ABCDSR_P24 (0x1u << 24)
903 #define PIO_ABCDSR_P25 (0x1u << 25)
904 #define PIO_ABCDSR_P26 (0x1u << 26)
905 #define PIO_ABCDSR_P27 (0x1u << 27)
906 #define PIO_ABCDSR_P28 (0x1u << 28)
907 #define PIO_ABCDSR_P29 (0x1u << 29)
908 #define PIO_ABCDSR_P30 (0x1u << 30)
909 #define PIO_ABCDSR_P31 (0x1u << 31)
910 /* -------- PIO_IFSCDR : (PIO Offset: 0x0080) Input Filter Slow Clock Disable Register -------- */
911 #define PIO_IFSCDR_P0 (0x1u << 0)
912 #define PIO_IFSCDR_P1 (0x1u << 1)
913 #define PIO_IFSCDR_P2 (0x1u << 2)
914 #define PIO_IFSCDR_P3 (0x1u << 3)
915 #define PIO_IFSCDR_P4 (0x1u << 4)
916 #define PIO_IFSCDR_P5 (0x1u << 5)
917 #define PIO_IFSCDR_P6 (0x1u << 6)
918 #define PIO_IFSCDR_P7 (0x1u << 7)
919 #define PIO_IFSCDR_P8 (0x1u << 8)
920 #define PIO_IFSCDR_P9 (0x1u << 9)
921 #define PIO_IFSCDR_P10 (0x1u << 10)
922 #define PIO_IFSCDR_P11 (0x1u << 11)
923 #define PIO_IFSCDR_P12 (0x1u << 12)
924 #define PIO_IFSCDR_P13 (0x1u << 13)
925 #define PIO_IFSCDR_P14 (0x1u << 14)
926 #define PIO_IFSCDR_P15 (0x1u << 15)
927 #define PIO_IFSCDR_P16 (0x1u << 16)
928 #define PIO_IFSCDR_P17 (0x1u << 17)
929 #define PIO_IFSCDR_P18 (0x1u << 18)
930 #define PIO_IFSCDR_P19 (0x1u << 19)
931 #define PIO_IFSCDR_P20 (0x1u << 20)
932 #define PIO_IFSCDR_P21 (0x1u << 21)
933 #define PIO_IFSCDR_P22 (0x1u << 22)
934 #define PIO_IFSCDR_P23 (0x1u << 23)
935 #define PIO_IFSCDR_P24 (0x1u << 24)
936 #define PIO_IFSCDR_P25 (0x1u << 25)
937 #define PIO_IFSCDR_P26 (0x1u << 26)
938 #define PIO_IFSCDR_P27 (0x1u << 27)
939 #define PIO_IFSCDR_P28 (0x1u << 28)
940 #define PIO_IFSCDR_P29 (0x1u << 29)
941 #define PIO_IFSCDR_P30 (0x1u << 30)
942 #define PIO_IFSCDR_P31 (0x1u << 31)
943 /* -------- PIO_IFSCER : (PIO Offset: 0x0084) Input Filter Slow Clock Enable Register -------- */
944 #define PIO_IFSCER_P0 (0x1u << 0)
945 #define PIO_IFSCER_P1 (0x1u << 1)
946 #define PIO_IFSCER_P2 (0x1u << 2)
947 #define PIO_IFSCER_P3 (0x1u << 3)
948 #define PIO_IFSCER_P4 (0x1u << 4)
949 #define PIO_IFSCER_P5 (0x1u << 5)
950 #define PIO_IFSCER_P6 (0x1u << 6)
951 #define PIO_IFSCER_P7 (0x1u << 7)
952 #define PIO_IFSCER_P8 (0x1u << 8)
953 #define PIO_IFSCER_P9 (0x1u << 9)
954 #define PIO_IFSCER_P10 (0x1u << 10)
955 #define PIO_IFSCER_P11 (0x1u << 11)
956 #define PIO_IFSCER_P12 (0x1u << 12)
957 #define PIO_IFSCER_P13 (0x1u << 13)
958 #define PIO_IFSCER_P14 (0x1u << 14)
959 #define PIO_IFSCER_P15 (0x1u << 15)
960 #define PIO_IFSCER_P16 (0x1u << 16)
961 #define PIO_IFSCER_P17 (0x1u << 17)
962 #define PIO_IFSCER_P18 (0x1u << 18)
963 #define PIO_IFSCER_P19 (0x1u << 19)
964 #define PIO_IFSCER_P20 (0x1u << 20)
965 #define PIO_IFSCER_P21 (0x1u << 21)
966 #define PIO_IFSCER_P22 (0x1u << 22)
967 #define PIO_IFSCER_P23 (0x1u << 23)
968 #define PIO_IFSCER_P24 (0x1u << 24)
969 #define PIO_IFSCER_P25 (0x1u << 25)
970 #define PIO_IFSCER_P26 (0x1u << 26)
971 #define PIO_IFSCER_P27 (0x1u << 27)
972 #define PIO_IFSCER_P28 (0x1u << 28)
973 #define PIO_IFSCER_P29 (0x1u << 29)
974 #define PIO_IFSCER_P30 (0x1u << 30)
975 #define PIO_IFSCER_P31 (0x1u << 31)
976 /* -------- PIO_IFSCSR : (PIO Offset: 0x0088) Input Filter Slow Clock Status Register -------- */
977 #define PIO_IFSCSR_P0 (0x1u << 0)
978 #define PIO_IFSCSR_P1 (0x1u << 1)
979 #define PIO_IFSCSR_P2 (0x1u << 2)
980 #define PIO_IFSCSR_P3 (0x1u << 3)
981 #define PIO_IFSCSR_P4 (0x1u << 4)
982 #define PIO_IFSCSR_P5 (0x1u << 5)
983 #define PIO_IFSCSR_P6 (0x1u << 6)
984 #define PIO_IFSCSR_P7 (0x1u << 7)
985 #define PIO_IFSCSR_P8 (0x1u << 8)
986 #define PIO_IFSCSR_P9 (0x1u << 9)
987 #define PIO_IFSCSR_P10 (0x1u << 10)
988 #define PIO_IFSCSR_P11 (0x1u << 11)
989 #define PIO_IFSCSR_P12 (0x1u << 12)
990 #define PIO_IFSCSR_P13 (0x1u << 13)
991 #define PIO_IFSCSR_P14 (0x1u << 14)
992 #define PIO_IFSCSR_P15 (0x1u << 15)
993 #define PIO_IFSCSR_P16 (0x1u << 16)
994 #define PIO_IFSCSR_P17 (0x1u << 17)
995 #define PIO_IFSCSR_P18 (0x1u << 18)
996 #define PIO_IFSCSR_P19 (0x1u << 19)
997 #define PIO_IFSCSR_P20 (0x1u << 20)
998 #define PIO_IFSCSR_P21 (0x1u << 21)
999 #define PIO_IFSCSR_P22 (0x1u << 22)
1000 #define PIO_IFSCSR_P23 (0x1u << 23)
1001 #define PIO_IFSCSR_P24 (0x1u << 24)
1002 #define PIO_IFSCSR_P25 (0x1u << 25)
1003 #define PIO_IFSCSR_P26 (0x1u << 26)
1004 #define PIO_IFSCSR_P27 (0x1u << 27)
1005 #define PIO_IFSCSR_P28 (0x1u << 28)
1006 #define PIO_IFSCSR_P29 (0x1u << 29)
1007 #define PIO_IFSCSR_P30 (0x1u << 30)
1008 #define PIO_IFSCSR_P31 (0x1u << 31)
1009 /* -------- PIO_SCDR : (PIO Offset: 0x008C) Slow Clock Divider Debouncing Register -------- */
1010 #define PIO_SCDR_DIV_Pos 0
1011 #define PIO_SCDR_DIV_Msk (0x3fffu << PIO_SCDR_DIV_Pos)
1012 #define PIO_SCDR_DIV(value) ((PIO_SCDR_DIV_Msk & ((value) << PIO_SCDR_DIV_Pos)))
1013 /* -------- PIO_PPDDR : (PIO Offset: 0x0090) Pad Pull-down Disable Register -------- */
1014 #define PIO_PPDDR_P0 (0x1u << 0)
1015 #define PIO_PPDDR_P1 (0x1u << 1)
1016 #define PIO_PPDDR_P2 (0x1u << 2)
1017 #define PIO_PPDDR_P3 (0x1u << 3)
1018 #define PIO_PPDDR_P4 (0x1u << 4)
1019 #define PIO_PPDDR_P5 (0x1u << 5)
1020 #define PIO_PPDDR_P6 (0x1u << 6)
1021 #define PIO_PPDDR_P7 (0x1u << 7)
1022 #define PIO_PPDDR_P8 (0x1u << 8)
1023 #define PIO_PPDDR_P9 (0x1u << 9)
1024 #define PIO_PPDDR_P10 (0x1u << 10)
1025 #define PIO_PPDDR_P11 (0x1u << 11)
1026 #define PIO_PPDDR_P12 (0x1u << 12)
1027 #define PIO_PPDDR_P13 (0x1u << 13)
1028 #define PIO_PPDDR_P14 (0x1u << 14)
1029 #define PIO_PPDDR_P15 (0x1u << 15)
1030 #define PIO_PPDDR_P16 (0x1u << 16)
1031 #define PIO_PPDDR_P17 (0x1u << 17)
1032 #define PIO_PPDDR_P18 (0x1u << 18)
1033 #define PIO_PPDDR_P19 (0x1u << 19)
1034 #define PIO_PPDDR_P20 (0x1u << 20)
1035 #define PIO_PPDDR_P21 (0x1u << 21)
1036 #define PIO_PPDDR_P22 (0x1u << 22)
1037 #define PIO_PPDDR_P23 (0x1u << 23)
1038 #define PIO_PPDDR_P24 (0x1u << 24)
1039 #define PIO_PPDDR_P25 (0x1u << 25)
1040 #define PIO_PPDDR_P26 (0x1u << 26)
1041 #define PIO_PPDDR_P27 (0x1u << 27)
1042 #define PIO_PPDDR_P28 (0x1u << 28)
1043 #define PIO_PPDDR_P29 (0x1u << 29)
1044 #define PIO_PPDDR_P30 (0x1u << 30)
1045 #define PIO_PPDDR_P31 (0x1u << 31)
1046 /* -------- PIO_PPDER : (PIO Offset: 0x0094) Pad Pull-down Enable Register -------- */
1047 #define PIO_PPDER_P0 (0x1u << 0)
1048 #define PIO_PPDER_P1 (0x1u << 1)
1049 #define PIO_PPDER_P2 (0x1u << 2)
1050 #define PIO_PPDER_P3 (0x1u << 3)
1051 #define PIO_PPDER_P4 (0x1u << 4)
1052 #define PIO_PPDER_P5 (0x1u << 5)
1053 #define PIO_PPDER_P6 (0x1u << 6)
1054 #define PIO_PPDER_P7 (0x1u << 7)
1055 #define PIO_PPDER_P8 (0x1u << 8)
1056 #define PIO_PPDER_P9 (0x1u << 9)
1057 #define PIO_PPDER_P10 (0x1u << 10)
1058 #define PIO_PPDER_P11 (0x1u << 11)
1059 #define PIO_PPDER_P12 (0x1u << 12)
1060 #define PIO_PPDER_P13 (0x1u << 13)
1061 #define PIO_PPDER_P14 (0x1u << 14)
1062 #define PIO_PPDER_P15 (0x1u << 15)
1063 #define PIO_PPDER_P16 (0x1u << 16)
1064 #define PIO_PPDER_P17 (0x1u << 17)
1065 #define PIO_PPDER_P18 (0x1u << 18)
1066 #define PIO_PPDER_P19 (0x1u << 19)
1067 #define PIO_PPDER_P20 (0x1u << 20)
1068 #define PIO_PPDER_P21 (0x1u << 21)
1069 #define PIO_PPDER_P22 (0x1u << 22)
1070 #define PIO_PPDER_P23 (0x1u << 23)
1071 #define PIO_PPDER_P24 (0x1u << 24)
1072 #define PIO_PPDER_P25 (0x1u << 25)
1073 #define PIO_PPDER_P26 (0x1u << 26)
1074 #define PIO_PPDER_P27 (0x1u << 27)
1075 #define PIO_PPDER_P28 (0x1u << 28)
1076 #define PIO_PPDER_P29 (0x1u << 29)
1077 #define PIO_PPDER_P30 (0x1u << 30)
1078 #define PIO_PPDER_P31 (0x1u << 31)
1079 /* -------- PIO_PPDSR : (PIO Offset: 0x0098) Pad Pull-down Status Register -------- */
1080 #define PIO_PPDSR_P0 (0x1u << 0)
1081 #define PIO_PPDSR_P1 (0x1u << 1)
1082 #define PIO_PPDSR_P2 (0x1u << 2)
1083 #define PIO_PPDSR_P3 (0x1u << 3)
1084 #define PIO_PPDSR_P4 (0x1u << 4)
1085 #define PIO_PPDSR_P5 (0x1u << 5)
1086 #define PIO_PPDSR_P6 (0x1u << 6)
1087 #define PIO_PPDSR_P7 (0x1u << 7)
1088 #define PIO_PPDSR_P8 (0x1u << 8)
1089 #define PIO_PPDSR_P9 (0x1u << 9)
1090 #define PIO_PPDSR_P10 (0x1u << 10)
1091 #define PIO_PPDSR_P11 (0x1u << 11)
1092 #define PIO_PPDSR_P12 (0x1u << 12)
1093 #define PIO_PPDSR_P13 (0x1u << 13)
1094 #define PIO_PPDSR_P14 (0x1u << 14)
1095 #define PIO_PPDSR_P15 (0x1u << 15)
1096 #define PIO_PPDSR_P16 (0x1u << 16)
1097 #define PIO_PPDSR_P17 (0x1u << 17)
1098 #define PIO_PPDSR_P18 (0x1u << 18)
1099 #define PIO_PPDSR_P19 (0x1u << 19)
1100 #define PIO_PPDSR_P20 (0x1u << 20)
1101 #define PIO_PPDSR_P21 (0x1u << 21)
1102 #define PIO_PPDSR_P22 (0x1u << 22)
1103 #define PIO_PPDSR_P23 (0x1u << 23)
1104 #define PIO_PPDSR_P24 (0x1u << 24)
1105 #define PIO_PPDSR_P25 (0x1u << 25)
1106 #define PIO_PPDSR_P26 (0x1u << 26)
1107 #define PIO_PPDSR_P27 (0x1u << 27)
1108 #define PIO_PPDSR_P28 (0x1u << 28)
1109 #define PIO_PPDSR_P29 (0x1u << 29)
1110 #define PIO_PPDSR_P30 (0x1u << 30)
1111 #define PIO_PPDSR_P31 (0x1u << 31)
1112 /* -------- PIO_OWER : (PIO Offset: 0x00A0) Output Write Enable -------- */
1113 #define PIO_OWER_P0 (0x1u << 0)
1114 #define PIO_OWER_P1 (0x1u << 1)
1115 #define PIO_OWER_P2 (0x1u << 2)
1116 #define PIO_OWER_P3 (0x1u << 3)
1117 #define PIO_OWER_P4 (0x1u << 4)
1118 #define PIO_OWER_P5 (0x1u << 5)
1119 #define PIO_OWER_P6 (0x1u << 6)
1120 #define PIO_OWER_P7 (0x1u << 7)
1121 #define PIO_OWER_P8 (0x1u << 8)
1122 #define PIO_OWER_P9 (0x1u << 9)
1123 #define PIO_OWER_P10 (0x1u << 10)
1124 #define PIO_OWER_P11 (0x1u << 11)
1125 #define PIO_OWER_P12 (0x1u << 12)
1126 #define PIO_OWER_P13 (0x1u << 13)
1127 #define PIO_OWER_P14 (0x1u << 14)
1128 #define PIO_OWER_P15 (0x1u << 15)
1129 #define PIO_OWER_P16 (0x1u << 16)
1130 #define PIO_OWER_P17 (0x1u << 17)
1131 #define PIO_OWER_P18 (0x1u << 18)
1132 #define PIO_OWER_P19 (0x1u << 19)
1133 #define PIO_OWER_P20 (0x1u << 20)
1134 #define PIO_OWER_P21 (0x1u << 21)
1135 #define PIO_OWER_P22 (0x1u << 22)
1136 #define PIO_OWER_P23 (0x1u << 23)
1137 #define PIO_OWER_P24 (0x1u << 24)
1138 #define PIO_OWER_P25 (0x1u << 25)
1139 #define PIO_OWER_P26 (0x1u << 26)
1140 #define PIO_OWER_P27 (0x1u << 27)
1141 #define PIO_OWER_P28 (0x1u << 28)
1142 #define PIO_OWER_P29 (0x1u << 29)
1143 #define PIO_OWER_P30 (0x1u << 30)
1144 #define PIO_OWER_P31 (0x1u << 31)
1145 /* -------- PIO_OWDR : (PIO Offset: 0x00A4) Output Write Disable -------- */
1146 #define PIO_OWDR_P0 (0x1u << 0)
1147 #define PIO_OWDR_P1 (0x1u << 1)
1148 #define PIO_OWDR_P2 (0x1u << 2)
1149 #define PIO_OWDR_P3 (0x1u << 3)
1150 #define PIO_OWDR_P4 (0x1u << 4)
1151 #define PIO_OWDR_P5 (0x1u << 5)
1152 #define PIO_OWDR_P6 (0x1u << 6)
1153 #define PIO_OWDR_P7 (0x1u << 7)
1154 #define PIO_OWDR_P8 (0x1u << 8)
1155 #define PIO_OWDR_P9 (0x1u << 9)
1156 #define PIO_OWDR_P10 (0x1u << 10)
1157 #define PIO_OWDR_P11 (0x1u << 11)
1158 #define PIO_OWDR_P12 (0x1u << 12)
1159 #define PIO_OWDR_P13 (0x1u << 13)
1160 #define PIO_OWDR_P14 (0x1u << 14)
1161 #define PIO_OWDR_P15 (0x1u << 15)
1162 #define PIO_OWDR_P16 (0x1u << 16)
1163 #define PIO_OWDR_P17 (0x1u << 17)
1164 #define PIO_OWDR_P18 (0x1u << 18)
1165 #define PIO_OWDR_P19 (0x1u << 19)
1166 #define PIO_OWDR_P20 (0x1u << 20)
1167 #define PIO_OWDR_P21 (0x1u << 21)
1168 #define PIO_OWDR_P22 (0x1u << 22)
1169 #define PIO_OWDR_P23 (0x1u << 23)
1170 #define PIO_OWDR_P24 (0x1u << 24)
1171 #define PIO_OWDR_P25 (0x1u << 25)
1172 #define PIO_OWDR_P26 (0x1u << 26)
1173 #define PIO_OWDR_P27 (0x1u << 27)
1174 #define PIO_OWDR_P28 (0x1u << 28)
1175 #define PIO_OWDR_P29 (0x1u << 29)
1176 #define PIO_OWDR_P30 (0x1u << 30)
1177 #define PIO_OWDR_P31 (0x1u << 31)
1178 /* -------- PIO_OWSR : (PIO Offset: 0x00A8) Output Write Status Register -------- */
1179 #define PIO_OWSR_P0 (0x1u << 0)
1180 #define PIO_OWSR_P1 (0x1u << 1)
1181 #define PIO_OWSR_P2 (0x1u << 2)
1182 #define PIO_OWSR_P3 (0x1u << 3)
1183 #define PIO_OWSR_P4 (0x1u << 4)
1184 #define PIO_OWSR_P5 (0x1u << 5)
1185 #define PIO_OWSR_P6 (0x1u << 6)
1186 #define PIO_OWSR_P7 (0x1u << 7)
1187 #define PIO_OWSR_P8 (0x1u << 8)
1188 #define PIO_OWSR_P9 (0x1u << 9)
1189 #define PIO_OWSR_P10 (0x1u << 10)
1190 #define PIO_OWSR_P11 (0x1u << 11)
1191 #define PIO_OWSR_P12 (0x1u << 12)
1192 #define PIO_OWSR_P13 (0x1u << 13)
1193 #define PIO_OWSR_P14 (0x1u << 14)
1194 #define PIO_OWSR_P15 (0x1u << 15)
1195 #define PIO_OWSR_P16 (0x1u << 16)
1196 #define PIO_OWSR_P17 (0x1u << 17)
1197 #define PIO_OWSR_P18 (0x1u << 18)
1198 #define PIO_OWSR_P19 (0x1u << 19)
1199 #define PIO_OWSR_P20 (0x1u << 20)
1200 #define PIO_OWSR_P21 (0x1u << 21)
1201 #define PIO_OWSR_P22 (0x1u << 22)
1202 #define PIO_OWSR_P23 (0x1u << 23)
1203 #define PIO_OWSR_P24 (0x1u << 24)
1204 #define PIO_OWSR_P25 (0x1u << 25)
1205 #define PIO_OWSR_P26 (0x1u << 26)
1206 #define PIO_OWSR_P27 (0x1u << 27)
1207 #define PIO_OWSR_P28 (0x1u << 28)
1208 #define PIO_OWSR_P29 (0x1u << 29)
1209 #define PIO_OWSR_P30 (0x1u << 30)
1210 #define PIO_OWSR_P31 (0x1u << 31)
1211 /* -------- PIO_AIMER : (PIO Offset: 0x00B0) Additional Interrupt Modes Enable Register -------- */
1212 #define PIO_AIMER_P0 (0x1u << 0)
1213 #define PIO_AIMER_P1 (0x1u << 1)
1214 #define PIO_AIMER_P2 (0x1u << 2)
1215 #define PIO_AIMER_P3 (0x1u << 3)
1216 #define PIO_AIMER_P4 (0x1u << 4)
1217 #define PIO_AIMER_P5 (0x1u << 5)
1218 #define PIO_AIMER_P6 (0x1u << 6)
1219 #define PIO_AIMER_P7 (0x1u << 7)
1220 #define PIO_AIMER_P8 (0x1u << 8)
1221 #define PIO_AIMER_P9 (0x1u << 9)
1222 #define PIO_AIMER_P10 (0x1u << 10)
1223 #define PIO_AIMER_P11 (0x1u << 11)
1224 #define PIO_AIMER_P12 (0x1u << 12)
1225 #define PIO_AIMER_P13 (0x1u << 13)
1226 #define PIO_AIMER_P14 (0x1u << 14)
1227 #define PIO_AIMER_P15 (0x1u << 15)
1228 #define PIO_AIMER_P16 (0x1u << 16)
1229 #define PIO_AIMER_P17 (0x1u << 17)
1230 #define PIO_AIMER_P18 (0x1u << 18)
1231 #define PIO_AIMER_P19 (0x1u << 19)
1232 #define PIO_AIMER_P20 (0x1u << 20)
1233 #define PIO_AIMER_P21 (0x1u << 21)
1234 #define PIO_AIMER_P22 (0x1u << 22)
1235 #define PIO_AIMER_P23 (0x1u << 23)
1236 #define PIO_AIMER_P24 (0x1u << 24)
1237 #define PIO_AIMER_P25 (0x1u << 25)
1238 #define PIO_AIMER_P26 (0x1u << 26)
1239 #define PIO_AIMER_P27 (0x1u << 27)
1240 #define PIO_AIMER_P28 (0x1u << 28)
1241 #define PIO_AIMER_P29 (0x1u << 29)
1242 #define PIO_AIMER_P30 (0x1u << 30)
1243 #define PIO_AIMER_P31 (0x1u << 31)
1244 /* -------- PIO_AIMDR : (PIO Offset: 0x00B4) Additional Interrupt Modes Disables Register -------- */
1245 #define PIO_AIMDR_P0 (0x1u << 0)
1246 #define PIO_AIMDR_P1 (0x1u << 1)
1247 #define PIO_AIMDR_P2 (0x1u << 2)
1248 #define PIO_AIMDR_P3 (0x1u << 3)
1249 #define PIO_AIMDR_P4 (0x1u << 4)
1250 #define PIO_AIMDR_P5 (0x1u << 5)
1251 #define PIO_AIMDR_P6 (0x1u << 6)
1252 #define PIO_AIMDR_P7 (0x1u << 7)
1253 #define PIO_AIMDR_P8 (0x1u << 8)
1254 #define PIO_AIMDR_P9 (0x1u << 9)
1255 #define PIO_AIMDR_P10 (0x1u << 10)
1256 #define PIO_AIMDR_P11 (0x1u << 11)
1257 #define PIO_AIMDR_P12 (0x1u << 12)
1258 #define PIO_AIMDR_P13 (0x1u << 13)
1259 #define PIO_AIMDR_P14 (0x1u << 14)
1260 #define PIO_AIMDR_P15 (0x1u << 15)
1261 #define PIO_AIMDR_P16 (0x1u << 16)
1262 #define PIO_AIMDR_P17 (0x1u << 17)
1263 #define PIO_AIMDR_P18 (0x1u << 18)
1264 #define PIO_AIMDR_P19 (0x1u << 19)
1265 #define PIO_AIMDR_P20 (0x1u << 20)
1266 #define PIO_AIMDR_P21 (0x1u << 21)
1267 #define PIO_AIMDR_P22 (0x1u << 22)
1268 #define PIO_AIMDR_P23 (0x1u << 23)
1269 #define PIO_AIMDR_P24 (0x1u << 24)
1270 #define PIO_AIMDR_P25 (0x1u << 25)
1271 #define PIO_AIMDR_P26 (0x1u << 26)
1272 #define PIO_AIMDR_P27 (0x1u << 27)
1273 #define PIO_AIMDR_P28 (0x1u << 28)
1274 #define PIO_AIMDR_P29 (0x1u << 29)
1275 #define PIO_AIMDR_P30 (0x1u << 30)
1276 #define PIO_AIMDR_P31 (0x1u << 31)
1277 /* -------- PIO_AIMMR : (PIO Offset: 0x00B8) Additional Interrupt Modes Mask Register -------- */
1278 #define PIO_AIMMR_P0 (0x1u << 0)
1279 #define PIO_AIMMR_P1 (0x1u << 1)
1280 #define PIO_AIMMR_P2 (0x1u << 2)
1281 #define PIO_AIMMR_P3 (0x1u << 3)
1282 #define PIO_AIMMR_P4 (0x1u << 4)
1283 #define PIO_AIMMR_P5 (0x1u << 5)
1284 #define PIO_AIMMR_P6 (0x1u << 6)
1285 #define PIO_AIMMR_P7 (0x1u << 7)
1286 #define PIO_AIMMR_P8 (0x1u << 8)
1287 #define PIO_AIMMR_P9 (0x1u << 9)
1288 #define PIO_AIMMR_P10 (0x1u << 10)
1289 #define PIO_AIMMR_P11 (0x1u << 11)
1290 #define PIO_AIMMR_P12 (0x1u << 12)
1291 #define PIO_AIMMR_P13 (0x1u << 13)
1292 #define PIO_AIMMR_P14 (0x1u << 14)
1293 #define PIO_AIMMR_P15 (0x1u << 15)
1294 #define PIO_AIMMR_P16 (0x1u << 16)
1295 #define PIO_AIMMR_P17 (0x1u << 17)
1296 #define PIO_AIMMR_P18 (0x1u << 18)
1297 #define PIO_AIMMR_P19 (0x1u << 19)
1298 #define PIO_AIMMR_P20 (0x1u << 20)
1299 #define PIO_AIMMR_P21 (0x1u << 21)
1300 #define PIO_AIMMR_P22 (0x1u << 22)
1301 #define PIO_AIMMR_P23 (0x1u << 23)
1302 #define PIO_AIMMR_P24 (0x1u << 24)
1303 #define PIO_AIMMR_P25 (0x1u << 25)
1304 #define PIO_AIMMR_P26 (0x1u << 26)
1305 #define PIO_AIMMR_P27 (0x1u << 27)
1306 #define PIO_AIMMR_P28 (0x1u << 28)
1307 #define PIO_AIMMR_P29 (0x1u << 29)
1308 #define PIO_AIMMR_P30 (0x1u << 30)
1309 #define PIO_AIMMR_P31 (0x1u << 31)
1310 /* -------- PIO_ESR : (PIO Offset: 0x00C0) Edge Select Register -------- */
1311 #define PIO_ESR_P0 (0x1u << 0)
1312 #define PIO_ESR_P1 (0x1u << 1)
1313 #define PIO_ESR_P2 (0x1u << 2)
1314 #define PIO_ESR_P3 (0x1u << 3)
1315 #define PIO_ESR_P4 (0x1u << 4)
1316 #define PIO_ESR_P5 (0x1u << 5)
1317 #define PIO_ESR_P6 (0x1u << 6)
1318 #define PIO_ESR_P7 (0x1u << 7)
1319 #define PIO_ESR_P8 (0x1u << 8)
1320 #define PIO_ESR_P9 (0x1u << 9)
1321 #define PIO_ESR_P10 (0x1u << 10)
1322 #define PIO_ESR_P11 (0x1u << 11)
1323 #define PIO_ESR_P12 (0x1u << 12)
1324 #define PIO_ESR_P13 (0x1u << 13)
1325 #define PIO_ESR_P14 (0x1u << 14)
1326 #define PIO_ESR_P15 (0x1u << 15)
1327 #define PIO_ESR_P16 (0x1u << 16)
1328 #define PIO_ESR_P17 (0x1u << 17)
1329 #define PIO_ESR_P18 (0x1u << 18)
1330 #define PIO_ESR_P19 (0x1u << 19)
1331 #define PIO_ESR_P20 (0x1u << 20)
1332 #define PIO_ESR_P21 (0x1u << 21)
1333 #define PIO_ESR_P22 (0x1u << 22)
1334 #define PIO_ESR_P23 (0x1u << 23)
1335 #define PIO_ESR_P24 (0x1u << 24)
1336 #define PIO_ESR_P25 (0x1u << 25)
1337 #define PIO_ESR_P26 (0x1u << 26)
1338 #define PIO_ESR_P27 (0x1u << 27)
1339 #define PIO_ESR_P28 (0x1u << 28)
1340 #define PIO_ESR_P29 (0x1u << 29)
1341 #define PIO_ESR_P30 (0x1u << 30)
1342 #define PIO_ESR_P31 (0x1u << 31)
1343 /* -------- PIO_LSR : (PIO Offset: 0x00C4) Level Select Register -------- */
1344 #define PIO_LSR_P0 (0x1u << 0)
1345 #define PIO_LSR_P1 (0x1u << 1)
1346 #define PIO_LSR_P2 (0x1u << 2)
1347 #define PIO_LSR_P3 (0x1u << 3)
1348 #define PIO_LSR_P4 (0x1u << 4)
1349 #define PIO_LSR_P5 (0x1u << 5)
1350 #define PIO_LSR_P6 (0x1u << 6)
1351 #define PIO_LSR_P7 (0x1u << 7)
1352 #define PIO_LSR_P8 (0x1u << 8)
1353 #define PIO_LSR_P9 (0x1u << 9)
1354 #define PIO_LSR_P10 (0x1u << 10)
1355 #define PIO_LSR_P11 (0x1u << 11)
1356 #define PIO_LSR_P12 (0x1u << 12)
1357 #define PIO_LSR_P13 (0x1u << 13)
1358 #define PIO_LSR_P14 (0x1u << 14)
1359 #define PIO_LSR_P15 (0x1u << 15)
1360 #define PIO_LSR_P16 (0x1u << 16)
1361 #define PIO_LSR_P17 (0x1u << 17)
1362 #define PIO_LSR_P18 (0x1u << 18)
1363 #define PIO_LSR_P19 (0x1u << 19)
1364 #define PIO_LSR_P20 (0x1u << 20)
1365 #define PIO_LSR_P21 (0x1u << 21)
1366 #define PIO_LSR_P22 (0x1u << 22)
1367 #define PIO_LSR_P23 (0x1u << 23)
1368 #define PIO_LSR_P24 (0x1u << 24)
1369 #define PIO_LSR_P25 (0x1u << 25)
1370 #define PIO_LSR_P26 (0x1u << 26)
1371 #define PIO_LSR_P27 (0x1u << 27)
1372 #define PIO_LSR_P28 (0x1u << 28)
1373 #define PIO_LSR_P29 (0x1u << 29)
1374 #define PIO_LSR_P30 (0x1u << 30)
1375 #define PIO_LSR_P31 (0x1u << 31)
1376 /* -------- PIO_ELSR : (PIO Offset: 0x00C8) Edge/Level Status Register -------- */
1377 #define PIO_ELSR_P0 (0x1u << 0)
1378 #define PIO_ELSR_P1 (0x1u << 1)
1379 #define PIO_ELSR_P2 (0x1u << 2)
1380 #define PIO_ELSR_P3 (0x1u << 3)
1381 #define PIO_ELSR_P4 (0x1u << 4)
1382 #define PIO_ELSR_P5 (0x1u << 5)
1383 #define PIO_ELSR_P6 (0x1u << 6)
1384 #define PIO_ELSR_P7 (0x1u << 7)
1385 #define PIO_ELSR_P8 (0x1u << 8)
1386 #define PIO_ELSR_P9 (0x1u << 9)
1387 #define PIO_ELSR_P10 (0x1u << 10)
1388 #define PIO_ELSR_P11 (0x1u << 11)
1389 #define PIO_ELSR_P12 (0x1u << 12)
1390 #define PIO_ELSR_P13 (0x1u << 13)
1391 #define PIO_ELSR_P14 (0x1u << 14)
1392 #define PIO_ELSR_P15 (0x1u << 15)
1393 #define PIO_ELSR_P16 (0x1u << 16)
1394 #define PIO_ELSR_P17 (0x1u << 17)
1395 #define PIO_ELSR_P18 (0x1u << 18)
1396 #define PIO_ELSR_P19 (0x1u << 19)
1397 #define PIO_ELSR_P20 (0x1u << 20)
1398 #define PIO_ELSR_P21 (0x1u << 21)
1399 #define PIO_ELSR_P22 (0x1u << 22)
1400 #define PIO_ELSR_P23 (0x1u << 23)
1401 #define PIO_ELSR_P24 (0x1u << 24)
1402 #define PIO_ELSR_P25 (0x1u << 25)
1403 #define PIO_ELSR_P26 (0x1u << 26)
1404 #define PIO_ELSR_P27 (0x1u << 27)
1405 #define PIO_ELSR_P28 (0x1u << 28)
1406 #define PIO_ELSR_P29 (0x1u << 29)
1407 #define PIO_ELSR_P30 (0x1u << 30)
1408 #define PIO_ELSR_P31 (0x1u << 31)
1409 /* -------- PIO_FELLSR : (PIO Offset: 0x00D0) Falling Edge/Low Level Select Register -------- */
1410 #define PIO_FELLSR_P0 (0x1u << 0)
1411 #define PIO_FELLSR_P1 (0x1u << 1)
1412 #define PIO_FELLSR_P2 (0x1u << 2)
1413 #define PIO_FELLSR_P3 (0x1u << 3)
1414 #define PIO_FELLSR_P4 (0x1u << 4)
1415 #define PIO_FELLSR_P5 (0x1u << 5)
1416 #define PIO_FELLSR_P6 (0x1u << 6)
1417 #define PIO_FELLSR_P7 (0x1u << 7)
1418 #define PIO_FELLSR_P8 (0x1u << 8)
1419 #define PIO_FELLSR_P9 (0x1u << 9)
1420 #define PIO_FELLSR_P10 (0x1u << 10)
1421 #define PIO_FELLSR_P11 (0x1u << 11)
1422 #define PIO_FELLSR_P12 (0x1u << 12)
1423 #define PIO_FELLSR_P13 (0x1u << 13)
1424 #define PIO_FELLSR_P14 (0x1u << 14)
1425 #define PIO_FELLSR_P15 (0x1u << 15)
1426 #define PIO_FELLSR_P16 (0x1u << 16)
1427 #define PIO_FELLSR_P17 (0x1u << 17)
1428 #define PIO_FELLSR_P18 (0x1u << 18)
1429 #define PIO_FELLSR_P19 (0x1u << 19)
1430 #define PIO_FELLSR_P20 (0x1u << 20)
1431 #define PIO_FELLSR_P21 (0x1u << 21)
1432 #define PIO_FELLSR_P22 (0x1u << 22)
1433 #define PIO_FELLSR_P23 (0x1u << 23)
1434 #define PIO_FELLSR_P24 (0x1u << 24)
1435 #define PIO_FELLSR_P25 (0x1u << 25)
1436 #define PIO_FELLSR_P26 (0x1u << 26)
1437 #define PIO_FELLSR_P27 (0x1u << 27)
1438 #define PIO_FELLSR_P28 (0x1u << 28)
1439 #define PIO_FELLSR_P29 (0x1u << 29)
1440 #define PIO_FELLSR_P30 (0x1u << 30)
1441 #define PIO_FELLSR_P31 (0x1u << 31)
1442 /* -------- PIO_REHLSR : (PIO Offset: 0x00D4) Rising Edge/ High Level Select Register -------- */
1443 #define PIO_REHLSR_P0 (0x1u << 0)
1444 #define PIO_REHLSR_P1 (0x1u << 1)
1445 #define PIO_REHLSR_P2 (0x1u << 2)
1446 #define PIO_REHLSR_P3 (0x1u << 3)
1447 #define PIO_REHLSR_P4 (0x1u << 4)
1448 #define PIO_REHLSR_P5 (0x1u << 5)
1449 #define PIO_REHLSR_P6 (0x1u << 6)
1450 #define PIO_REHLSR_P7 (0x1u << 7)
1451 #define PIO_REHLSR_P8 (0x1u << 8)
1452 #define PIO_REHLSR_P9 (0x1u << 9)
1453 #define PIO_REHLSR_P10 (0x1u << 10)
1454 #define PIO_REHLSR_P11 (0x1u << 11)
1455 #define PIO_REHLSR_P12 (0x1u << 12)
1456 #define PIO_REHLSR_P13 (0x1u << 13)
1457 #define PIO_REHLSR_P14 (0x1u << 14)
1458 #define PIO_REHLSR_P15 (0x1u << 15)
1459 #define PIO_REHLSR_P16 (0x1u << 16)
1460 #define PIO_REHLSR_P17 (0x1u << 17)
1461 #define PIO_REHLSR_P18 (0x1u << 18)
1462 #define PIO_REHLSR_P19 (0x1u << 19)
1463 #define PIO_REHLSR_P20 (0x1u << 20)
1464 #define PIO_REHLSR_P21 (0x1u << 21)
1465 #define PIO_REHLSR_P22 (0x1u << 22)
1466 #define PIO_REHLSR_P23 (0x1u << 23)
1467 #define PIO_REHLSR_P24 (0x1u << 24)
1468 #define PIO_REHLSR_P25 (0x1u << 25)
1469 #define PIO_REHLSR_P26 (0x1u << 26)
1470 #define PIO_REHLSR_P27 (0x1u << 27)
1471 #define PIO_REHLSR_P28 (0x1u << 28)
1472 #define PIO_REHLSR_P29 (0x1u << 29)
1473 #define PIO_REHLSR_P30 (0x1u << 30)
1474 #define PIO_REHLSR_P31 (0x1u << 31)
1475 /* -------- PIO_FRLHSR : (PIO Offset: 0x00D8) Fall/Rise - Low/High Status Register -------- */
1476 #define PIO_FRLHSR_P0 (0x1u << 0)
1477 #define PIO_FRLHSR_P1 (0x1u << 1)
1478 #define PIO_FRLHSR_P2 (0x1u << 2)
1479 #define PIO_FRLHSR_P3 (0x1u << 3)
1480 #define PIO_FRLHSR_P4 (0x1u << 4)
1481 #define PIO_FRLHSR_P5 (0x1u << 5)
1482 #define PIO_FRLHSR_P6 (0x1u << 6)
1483 #define PIO_FRLHSR_P7 (0x1u << 7)
1484 #define PIO_FRLHSR_P8 (0x1u << 8)
1485 #define PIO_FRLHSR_P9 (0x1u << 9)
1486 #define PIO_FRLHSR_P10 (0x1u << 10)
1487 #define PIO_FRLHSR_P11 (0x1u << 11)
1488 #define PIO_FRLHSR_P12 (0x1u << 12)
1489 #define PIO_FRLHSR_P13 (0x1u << 13)
1490 #define PIO_FRLHSR_P14 (0x1u << 14)
1491 #define PIO_FRLHSR_P15 (0x1u << 15)
1492 #define PIO_FRLHSR_P16 (0x1u << 16)
1493 #define PIO_FRLHSR_P17 (0x1u << 17)
1494 #define PIO_FRLHSR_P18 (0x1u << 18)
1495 #define PIO_FRLHSR_P19 (0x1u << 19)
1496 #define PIO_FRLHSR_P20 (0x1u << 20)
1497 #define PIO_FRLHSR_P21 (0x1u << 21)
1498 #define PIO_FRLHSR_P22 (0x1u << 22)
1499 #define PIO_FRLHSR_P23 (0x1u << 23)
1500 #define PIO_FRLHSR_P24 (0x1u << 24)
1501 #define PIO_FRLHSR_P25 (0x1u << 25)
1502 #define PIO_FRLHSR_P26 (0x1u << 26)
1503 #define PIO_FRLHSR_P27 (0x1u << 27)
1504 #define PIO_FRLHSR_P28 (0x1u << 28)
1505 #define PIO_FRLHSR_P29 (0x1u << 29)
1506 #define PIO_FRLHSR_P30 (0x1u << 30)
1507 #define PIO_FRLHSR_P31 (0x1u << 31)
1508 /* -------- PIO_LOCKSR : (PIO Offset: 0x00E0) Lock Status -------- */
1509 #define PIO_LOCKSR_P0 (0x1u << 0)
1510 #define PIO_LOCKSR_P1 (0x1u << 1)
1511 #define PIO_LOCKSR_P2 (0x1u << 2)
1512 #define PIO_LOCKSR_P3 (0x1u << 3)
1513 #define PIO_LOCKSR_P4 (0x1u << 4)
1514 #define PIO_LOCKSR_P5 (0x1u << 5)
1515 #define PIO_LOCKSR_P6 (0x1u << 6)
1516 #define PIO_LOCKSR_P7 (0x1u << 7)
1517 #define PIO_LOCKSR_P8 (0x1u << 8)
1518 #define PIO_LOCKSR_P9 (0x1u << 9)
1519 #define PIO_LOCKSR_P10 (0x1u << 10)
1520 #define PIO_LOCKSR_P11 (0x1u << 11)
1521 #define PIO_LOCKSR_P12 (0x1u << 12)
1522 #define PIO_LOCKSR_P13 (0x1u << 13)
1523 #define PIO_LOCKSR_P14 (0x1u << 14)
1524 #define PIO_LOCKSR_P15 (0x1u << 15)
1525 #define PIO_LOCKSR_P16 (0x1u << 16)
1526 #define PIO_LOCKSR_P17 (0x1u << 17)
1527 #define PIO_LOCKSR_P18 (0x1u << 18)
1528 #define PIO_LOCKSR_P19 (0x1u << 19)
1529 #define PIO_LOCKSR_P20 (0x1u << 20)
1530 #define PIO_LOCKSR_P21 (0x1u << 21)
1531 #define PIO_LOCKSR_P22 (0x1u << 22)
1532 #define PIO_LOCKSR_P23 (0x1u << 23)
1533 #define PIO_LOCKSR_P24 (0x1u << 24)
1534 #define PIO_LOCKSR_P25 (0x1u << 25)
1535 #define PIO_LOCKSR_P26 (0x1u << 26)
1536 #define PIO_LOCKSR_P27 (0x1u << 27)
1537 #define PIO_LOCKSR_P28 (0x1u << 28)
1538 #define PIO_LOCKSR_P29 (0x1u << 29)
1539 #define PIO_LOCKSR_P30 (0x1u << 30)
1540 #define PIO_LOCKSR_P31 (0x1u << 31)
1541 /* -------- PIO_WPMR : (PIO Offset: 0x00E4) Write Protect Mode Register -------- */
1542 #define PIO_WPMR_WPEN (0x1u << 0)
1543 #define PIO_WPMR_WPKEY_Pos 8
1544 #define PIO_WPMR_WPKEY_Msk (0xffffffu << PIO_WPMR_WPKEY_Pos)
1545 #define PIO_WPMR_WPKEY(value) ((PIO_WPMR_WPKEY_Msk & ((value) << PIO_WPMR_WPKEY_Pos)))
1546 /* -------- PIO_WPSR : (PIO Offset: 0x00E8) Write Protect Status Register -------- */
1547 #define PIO_WPSR_WPVS (0x1u << 0)
1548 #define PIO_WPSR_WPVSRC_Pos 8
1549 #define PIO_WPSR_WPVSRC_Msk (0xffffu << PIO_WPSR_WPVSRC_Pos)
1550 /* -------- PIO_SCHMITT : (PIO Offset: 0x0100) Schmitt Trigger Register -------- */
1551 #define PIO_SCHMITT_SCHMITT0 (0x1u << 0)
1552 #define PIO_SCHMITT_SCHMITT1 (0x1u << 1)
1553 #define PIO_SCHMITT_SCHMITT2 (0x1u << 2)
1554 #define PIO_SCHMITT_SCHMITT3 (0x1u << 3)
1555 #define PIO_SCHMITT_SCHMITT4 (0x1u << 4)
1556 #define PIO_SCHMITT_SCHMITT5 (0x1u << 5)
1557 #define PIO_SCHMITT_SCHMITT6 (0x1u << 6)
1558 #define PIO_SCHMITT_SCHMITT7 (0x1u << 7)
1559 #define PIO_SCHMITT_SCHMITT8 (0x1u << 8)
1560 #define PIO_SCHMITT_SCHMITT9 (0x1u << 9)
1561 #define PIO_SCHMITT_SCHMITT10 (0x1u << 10)
1562 #define PIO_SCHMITT_SCHMITT11 (0x1u << 11)
1563 #define PIO_SCHMITT_SCHMITT12 (0x1u << 12)
1564 #define PIO_SCHMITT_SCHMITT13 (0x1u << 13)
1565 #define PIO_SCHMITT_SCHMITT14 (0x1u << 14)
1566 #define PIO_SCHMITT_SCHMITT15 (0x1u << 15)
1567 #define PIO_SCHMITT_SCHMITT16 (0x1u << 16)
1568 #define PIO_SCHMITT_SCHMITT17 (0x1u << 17)
1569 #define PIO_SCHMITT_SCHMITT18 (0x1u << 18)
1570 #define PIO_SCHMITT_SCHMITT19 (0x1u << 19)
1571 #define PIO_SCHMITT_SCHMITT20 (0x1u << 20)
1572 #define PIO_SCHMITT_SCHMITT21 (0x1u << 21)
1573 #define PIO_SCHMITT_SCHMITT22 (0x1u << 22)
1574 #define PIO_SCHMITT_SCHMITT23 (0x1u << 23)
1575 #define PIO_SCHMITT_SCHMITT24 (0x1u << 24)
1576 #define PIO_SCHMITT_SCHMITT25 (0x1u << 25)
1577 #define PIO_SCHMITT_SCHMITT26 (0x1u << 26)
1578 #define PIO_SCHMITT_SCHMITT27 (0x1u << 27)
1579 #define PIO_SCHMITT_SCHMITT28 (0x1u << 28)
1580 #define PIO_SCHMITT_SCHMITT29 (0x1u << 29)
1581 #define PIO_SCHMITT_SCHMITT30 (0x1u << 30)
1582 #define PIO_SCHMITT_SCHMITT31 (0x1u << 31)
1583 /* -------- PIO_PCMR : (PIO Offset: 0x150) Parallel Capture Mode Register -------- */
1584 #define PIO_PCMR_PCEN (0x1u << 0)
1585 #define PIO_PCMR_DSIZE_Pos 4
1586 #define PIO_PCMR_DSIZE_Msk (0x3u << PIO_PCMR_DSIZE_Pos)
1587 #define PIO_PCMR_DSIZE_BYTE (0x0u << 4)
1588 #define PIO_PCMR_DSIZE_HALFWORD (0x1u << 4)
1589 #define PIO_PCMR_DSIZE_WORD (0x2u << 4)
1590 #define PIO_PCMR_ALWYS (0x1u << 9)
1591 #define PIO_PCMR_HALFS (0x1u << 10)
1592 #define PIO_PCMR_FRSTS (0x1u << 11)
1593 /* -------- PIO_PCIER : (PIO Offset: 0x154) Parallel Capture Interrupt Enable Register -------- */
1594 #define PIO_PCIER_DRDY (0x1u << 0)
1595 #define PIO_PCIER_OVRE (0x1u << 1)
1596 #define PIO_PCIER_ENDRX (0x1u << 2)
1597 #define PIO_PCIER_RXBUFF (0x1u << 3)
1598 /* -------- PIO_PCIDR : (PIO Offset: 0x158) Parallel Capture Interrupt Disable Register -------- */
1599 #define PIO_PCIDR_DRDY (0x1u << 0)
1600 #define PIO_PCIDR_OVRE (0x1u << 1)
1601 #define PIO_PCIDR_ENDRX (0x1u << 2)
1602 #define PIO_PCIDR_RXBUFF (0x1u << 3)
1603 /* -------- PIO_PCIMR : (PIO Offset: 0x15C) Parallel Capture Interrupt Mask Register -------- */
1604 #define PIO_PCIMR_DRDY (0x1u << 0)
1605 #define PIO_PCIMR_OVRE (0x1u << 1)
1606 #define PIO_PCIMR_ENDRX (0x1u << 2)
1607 #define PIO_PCIMR_RXBUFF (0x1u << 3)
1608 /* -------- PIO_PCISR : (PIO Offset: 0x160) Parallel Capture Interrupt Status Register -------- */
1609 #define PIO_PCISR_DRDY (0x1u << 0)
1610 #define PIO_PCISR_OVRE (0x1u << 1)
1611 #define PIO_PCISR_ENDRX (0x1u << 2)
1612 #define PIO_PCISR_RXBUFF (0x1u << 3)
1613 /* -------- PIO_PCRHR : (PIO Offset: 0x164) Parallel Capture Reception Holding Register -------- */
1614 #define PIO_PCRHR_RDATA_Pos 0
1615 #define PIO_PCRHR_RDATA_Msk (0xffffffffu << PIO_PCRHR_RDATA_Pos)
1616 /* -------- PIO_RPR : (PIO Offset: 0x168) Receive Pointer Register -------- */
1617 #define PIO_RPR_RXPTR_Pos 0
1618 #define PIO_RPR_RXPTR_Msk (0xffffffffu << PIO_RPR_RXPTR_Pos)
1619 #define PIO_RPR_RXPTR(value) ((PIO_RPR_RXPTR_Msk & ((value) << PIO_RPR_RXPTR_Pos)))
1620 /* -------- PIO_RCR : (PIO Offset: 0x16C) Receive Counter Register -------- */
1621 #define PIO_RCR_RXCTR_Pos 0
1622 #define PIO_RCR_RXCTR_Msk (0xffffu << PIO_RCR_RXCTR_Pos)
1623 #define PIO_RCR_RXCTR(value) ((PIO_RCR_RXCTR_Msk & ((value) << PIO_RCR_RXCTR_Pos)))
1624 /* -------- PIO_RNPR : (PIO Offset: 0x178) Receive Next Pointer Register -------- */
1625 #define PIO_RNPR_RXNPTR_Pos 0
1626 #define PIO_RNPR_RXNPTR_Msk (0xffffffffu << PIO_RNPR_RXNPTR_Pos)
1627 #define PIO_RNPR_RXNPTR(value) ((PIO_RNPR_RXNPTR_Msk & ((value) << PIO_RNPR_RXNPTR_Pos)))
1628 /* -------- PIO_RNCR : (PIO Offset: 0x17C) Receive Next Counter Register -------- */
1629 #define PIO_RNCR_RXNCTR_Pos 0
1630 #define PIO_RNCR_RXNCTR_Msk (0xffffu << PIO_RNCR_RXNCTR_Pos)
1631 #define PIO_RNCR_RXNCTR(value) ((PIO_RNCR_RXNCTR_Msk & ((value) << PIO_RNCR_RXNCTR_Pos)))
1632 /* -------- PIO_PTCR : (PIO Offset: 0x188) Transfer Control Register -------- */
1633 #define PIO_PTCR_RXTEN (0x1u << 0)
1634 #define PIO_PTCR_RXTDIS (0x1u << 1)
1635 #define PIO_PTCR_TXTEN (0x1u << 8)
1636 #define PIO_PTCR_TXTDIS (0x1u << 9)
1637 /* -------- PIO_PTSR : (PIO Offset: 0x18C) Transfer Status Register -------- */
1638 #define PIO_PTSR_RXTEN (0x1u << 0)
1639 #define PIO_PTSR_TXTEN (0x1u << 8)
1642 
1643 
1644 #endif /* _SAM3S8_PIO_COMPONENT_ */
Pio
Pio hardware registers.
Definition: component_pio.h:41
RwReg
volatile uint32_t RwReg
Definition: sam3n00a.h:54
WoReg
volatile uint32_t WoReg
Definition: sam3n00a.h:53
RoReg
volatile const uint32_t RoReg
Definition: sam3n00a.h:49